• Journal of Software Assessment and Valuation
• /
• v.15 no.1
• /
• pp.103-107
• /
• 2019

Recently, many technologies have been developed to realize low power high speed digital data communication and one of them is related to duty cycle correction. In this paper, a low-area duty cycle correction circuit for a voltage-controlled ring generator is proposed. The duty cycle correction circuit is a circuit that corrects the duty cycle using a 180 degree phase difference of a voltage controlled ring oscillator. The proposed low-area duty cycle circuit changes a conventional flip-flop to a true single phase clocking (TSPC) flip-flop And a low-area high-performance circuit is realized. By using TSPC flip-flop instead of general flip-flop, it is possible to realize low-area circuit compared to existing circuit, and it is expected to be used for high-performance circuit for low-power because it is easy to operate at high speed.

• The Magazine of the IEIE
• /
• v.23 no.11
• /
• pp.89-100
• /
• 1996

A new stage-sliced pipiline structure is presented to design a high speed real time Global Positional Systems(GPS) applications. The CORDIC algorothm was revised to generate a pipeline structure, which will be used to produce a large amount of trigonometric computations rapidly. A stage-sliced approach was introduced to adjust the number of interative processes, and thereby to control the precision of computation results. Both the computation and the control circuits of the proposed architecture are included in a pipeline stage, which are intergrated into a stage slice. The circuit was prototyped using six FPGA chips : one is used for glue logics and five of the chips are used for pipeline slice implementation. A single FPGA chip comprising 7 pipeline stages provides one pipeline slice. To compensate and inter-slice time delay, dummy cycles are introduced in inter-slice signal exchanges.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2001.06a
• /
• pp.101-104
• /
• 2001

In this paper, we propose the Digital Automatic Gain Controller for IEEE 802.11a High-speed Physical Layer in the 5 GHz Band. The input gain is estimated by calculating the energy of the training symbol that is a synchronizing signal. The renewal gain is calculated by comparing the estimated gain with the ideal gain. The renewal gain is converted into the controlled voltage for GCA to reduce or amplify the input signals. We used a piecewise-linear approximation to reduce the hardware size. The gain control is performed seven times to provide more accurate gain control. The proposed automatic gain controller is designed with VHDL and verified by using the Xilinx FPGA.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.5 no.1
• /
• pp.61-66
• /
• 2001

In this paper, we design high speed Viterbi decoding algorithm which is aimed for Wireless LAN. Wireless LAN transmits data at rate 6∼54 Mbps. This high speed is not easy to implement Viterbi decoder with single ACS. So parallel ACS butterfly structure is to be used and several time-dependent problem is to be solved. We simulate Viterbi algorithm using new branch metric calculating method to save time, and consider trace back algorithm which is adaptable to high speed Viterbi decoder. With simulated, we determine the structure of Viterbi decoder. This architecture is available to high speed and low power Viterbi decoder.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.47 no.2
• /
• pp.25-34
• /
• 2010

This paper proposed a high-speed voltage-controlled ring-oscillator(VCRO) using a frequency doubling technique. The design of the proposed oscillator has been based on TSMC 0.18um 1.8V CMOS technology. The frequency doubling technique is achieved by AND-OR operations with 4 signals which have $90^{\circ}$ phase difference one another in one cycle. The proposed technique has been implemented using a 4-stage differential oscillator compose of differential latched inverters and NAND gates for AND and OR operations. The differential ring-oscillator can generate 4 output signals, which are $90^{\circ}$ out-of-phase one another, with low phase noise. The ANP-OR operations needed in the proposed technique are implemented using NAND gates, which is more area-efficient and provides faster switching speed than using NOR gates. Simulation results show that the proposed, VCRO operates in the frequency range of 3.72 GHz to 8 GHz with power consumption of 4.7mW at 4GHz and phase noise of ~-86.79dBc/Hz at 1MHz offset. Therefore, the proposed oscillator demonstrates superior performance compared with previous high-speed voltage-controlled ring-oscillators and can be used to build high-performance frequency synthesizers and phase-locked loops for radio-frequency applications.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.9
• /
• pp.2227-2232
• /
• 2013

To obtain the system requirement specification in the beginning of the precision guidance system development, the effectiveness and reliability analysis for the system are necessary. The main purpose of this research is to obtain the system requirement specification for the high speed unmanned underwater vehicles by carrying out the effectiveness analysis using the modeling and simulation scheme. The effectiveness is position error for target position. Reaching accuracy is expected to be affected by the navigation sensor parameter. Assume that the navigation sensors that is consist of inertial navigation system(INS) and doppler velocity log(DVL) is the parameter. To analyze the effectiveness of each parameter, Monte-Carlo numerical simulation is performed in this research. The effectiveness analysis is carried out using circular error probability(CEP) and variance analyze scheme. Considering the cost function, the specification of the navigation sensor is provided. The cost function is consist of the INS and DVL specification and the price of those sensors.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.211-212
• /
• 2011

플라즈마를 제어하기 위해서는 플라즈마의 온도, 밀도, 에너지 분포등과 같은 플라즈마의 특성을 정확히 측정할 수 있어야한다. 핵융합발전에서는 플라즈마를 발생하기 위하여 플라즈마의 온도, 밀도 등 각종 변수들을 시공간적으로 계측, 분석할 수 있는 진달설비를 사용하고 있으며, 정확한 플라즈마 제어와 측정을 위한 새로운 진단기술을 개발하고 있다. 그리고 중요한 변수중에 하나인 플라즈마 이온온도를 측정하기 위해 중성입자 검출법이 잘 알려져 있다. 이 실험은 수소 중성입자가 토카막 내부의 플라즈마 이온과 충돌하면서 생성된 고속 중성입자의 에너지를 분석하는 실험이다. 본 연구의 실험방법은 수소 중성입자를 이온빔 장치에서 이온화 시킨 후 자체 제작한 가속기를 통하여 가속시켜 에너지 특성을 분석을 하는 것이다. 본 연구의 실험장치로 에너지 교정용 100 keV 이온빔 소스를 제작 하였고 이온빔 장치 내부에 수소기체를 주입하고 기체방전을 일으켜 플라즈마를 발생시켰다. 이온빔 외부에는 팬을 설치하고 전도성이 강한 물 대신 전도성이 약한 오일을 사용하여 냉각 하였다. 이온빔 장치와 결합될 이온 가속장치는 지름 300 mm, 두께 2 mm의 원형 구리판을 여러층으로 쌓아 전극으로 제작하였고 전극과 전극 사이에서 코로나 방전과 스파크를 방지하기 위해 전극 둘레에 코로나링을 설치 하였다. 또한 전극 사이마다 1G${\Omega}$의 저항을 설치한 후 고전압을 생성하여 이온 가속 효율을 증대시켰다. 진공시스템으로는 Alcatel사의 CFF100 터보분자 펌프와 우성진공사의 MVP24 진공로타리펌프를 결합하여 사용하였으며, 진공도측정은 Alcatel사의 ACS1000 장치를 사용하였다. 고진공후 고속 중성입자의 이온화와 에너지 측정을 위한 전하교환기를 설치하였다. 전하교환기로는 진공시스템을 별도로 설치하고 비용이 비교적 많이 드는 기체형 전하교환기 대신 소형화가 가능하고 유지보수가 좋은 고체형 전하교환기 제작하여 실험 하였다. 전하교환기에서 이온화된 고속 중성입자가 전기장이나 자장에 영향을 받았을때 에너지분포를 디텍터를 통해 측정하였다. 즉, 이온화된 중성입자의 에너지가 실리콘 다이오드를 통해 전압 펄스 신호로 변환되고 이차 증폭기를 통해 전압 펄스 신호들이 증폭한다. 에너지 측정을 위한 디텍터는 소형화가 가능하고 비용이 비교적 적게 드는 실리콘 다이오드를 설치하였다. 본 연구결과 중성입자 에너지 분석 장치가 실제 핵융합 장치의 플라즈마 이온온도와 특성 측정에 적용할 수 있으며, 앞으로 개발될 여러 형태의 응용 플라즈마 발생장치의 플라즈마 진단에 이용될 것으로 기대한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.2
• /
• pp.55-60
• /
• 2011

Most of neural network chips use an analog-type maximum selector circuit (MS). As the increase of integration level, the analog MS has difficulties in achieving sufficient resolution. Contrary, the digital-type MS is easy to get high resolution but slower than its analog counterparts. A new high-speed digital MS circuit called MSIT (Maximum Selector with Internal Trigger-signal) is presented in this paper. The MSIT has been designed to achieves both the high reliability by using trigger-signals and high speed by removing the unnecessary waiting times. The response time of MSIT is 3.4ns for 32 data with 10-bit resolution in the simulation with 1.2V, $0.13{\mu}m$-process model parameters, which is much faster than its analog counterparts. It shows that digital MS circuits like MSIT can achieve higher speed as well as higher resolution than analog MS circuits.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1995.04b
• /
• pp.251-255
• /
• 1995

정밀위치결정 기구는 정밀가공기, 계측기기, 반도체 제조장치등의 각종산업기기에 있어 중요 장치로 많이 이용되고 있다. 반도체 회로의 고정밀화, 고집적화, 가공기의 고정도화와 함께 위치결정기구의 기술은 매년 엄격해지고 있다. 현재는 0.1 -0.01 .$\mu$ m의 정도가 요구되고 있어 이에 대응할 수 있는 고정밀 미동제어 위치결정 제어에 대한 연구가 활발히 진행되고 있다. 또한 고정도와 함께 대스트로크(Stroke)를 가지며, 동시에 고속동작의 실현이필요하다. 따라서 이런 여러 성능을 만족시키는 것은 고부가가치 산업에 있어 매우 중요한 조건 중의 하나이다.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 2007.11a
• /
• pp.430-433
• /
• 2007

무선 센서 네트워크는 감지, 연산 그리고 무선 통신 능력을 갖는 수많은 작은 센서 노드들로 구성된다. 센서 네트워크에는 전장 감시, 침입자 추적, 그리고 고속 도로 감시 등과 같은 많은 응용분야가 있다. 이러한 분야에서는 사용자의 관심 대상이 되는 지역에서 발생 하는 사건들을 감시하기 위하여, 제한적인 에너지 자원과 연산 능력을 가진 세서 노드들로부터 감지된 데이터를 수집한다. 그러므로 센서 네트워크 응용분야에서의 데이터 수집과 전달, 센서 노드의 효율적인 에너지 소모는 매우 중요하며, 이를 위하여 센서 네트워크를 위한 라우팅, 전력관리, 그리고 데이터 보급 프로토콜들의 설계에서는 이러한 제약 사항들이 반드시 고려되어야 한다. 본 논문에서는 무선 센서 네트워크에서 효율적인 데이터 전달을 위한 라우팅 방법을 제안한다. 제안된 방법은 센서 노드의 트래픽 량, 잔여 에너지 량, 그리고 베이스 스테이션가지의 최단경로를 고려하여 데이터 전송 경로를 결정하여, 센서 네트워크에서의 에너지 효율적이면서도 안정적인 감지 데이터 전송을 가능하게 한다.