Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A High-Speed Voltage-Controlled Ring-Oscillator using a Frequency Doubling Technique

주파수 배가 방법을 이용한 고속 전압 제어 링 발진기

  • 이석훈 (한국HOYA전자(주) 기술부) ;
  • 황인석 (동국대학교 전자전기공학부)
  • Received : 2009.05.19
  • Accepted : 2010.03.02
  • Published : 2010.03.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposed a high-speed voltage-controlled ring-oscillator(VCRO) using a frequency doubling technique. The design of the proposed oscillator has been based on TSMC 0.18um 1.8V CMOS technology. The frequency doubling technique is achieved by AND-OR operations with 4 signals which have $90^{\circ}$ phase difference one another in one cycle. The proposed technique has been implemented using a 4-stage differential oscillator compose of differential latched inverters and NAND gates for AND and OR operations. The differential ring-oscillator can generate 4 output signals, which are $90^{\circ}$ out-of-phase one another, with low phase noise. The ANP-OR operations needed in the proposed technique are implemented using NAND gates, which is more area-efficient and provides faster switching speed than using NOR gates. Simulation results show that the proposed, VCRO operates in the frequency range of 3.72 GHz to 8 GHz with power consumption of 4.7mW at 4GHz and phase noise of ~-86.79dBc/Hz at 1MHz offset. Therefore, the proposed oscillator demonstrates superior performance compared with previous high-speed voltage-controlled ring-oscillators and can be used to build high-performance frequency synthesizers and phase-locked loops for radio-frequency applications.

본 논문에서는 주파수 배가 방법을 사용한 초고속 전압 제어 링 발진기를 제안하였다. 제안한 전압 제어 발진기는 TSMC 0.18um 1.8V CMOS 공정을 사용하여 설계하였다. 제안한 주파수 배가 방법은 한 주기 안에서 $90^{\circ}$의 위상차를 가지는 4개의 신호를 AND-OR 연산하여 기본 신호의 두 배 주파수를 가지는 신호를 얻어내는 방법이다. 제안한 발진기는 차동 4단 링 발진기와 NAND 게이트를 사용하여 구성하였다. 전압 제어 링 발진기는 완전 차동 형태로 설계하여 정확하게 $90^{\circ}$의 위상차를 가지는 4개의 신호를 얻을 수 있었으며 공통 모드 잡음에 대해 우수한 잡음 성능을 가지게 되었다. 주파수 배가회로는 AND나 OR 게이트에 비해 집적도가 뛰어난 NAND 게이트를 사용하여 AND-OR 연산을 구현하였다. 설계된 전압 제어 링 발진기는 컨트롤 전압에 따라 3.72GHz에서 8GHz의 출력 주파수를 가지며 4GHz에서 4.7mW의 소비 전력과 1MHz 오프셋 주파수에서 -86.79dBc/Hz의 위상잡음 성능을 가짐을 검증하였다. 기존의 고속 전압 제어 링 발진기와의 비교에서도 모든 면에서 가장 뛰어난 성능을 보였고 저렴한 고속 주파수 합성기와 위상 고정 루프 등에 응용될 수 있음을 보였다.

Keywords

References

  1. Seog-Jun Lee, Beomsup Kim, and Kwyro Lee, "A Novel High-Speed Ring Oscillator for Multiphase Clock Generation Using Negative Skewed Delay Scheme," IEEE J. Solid-State Circuits, vol. 32, no. 2, pp. 289-231, February 1997. https://doi.org/10.1109/4.551926
  2. Lizhong Sun and Tadeusz A. Kwasniewski, "A 1.25 GHz 0.35 um Monolithic CMOS PLL Based on a Multiphase Ring Oscillator, " IEEE J. Solid- State Cicuits, vol. 36, no. 6, pp. 910-916, June 2001. https://doi.org/10.1109/4.924853
  3. 김성하, 김삼동, 황인석, "향상된 부 스큐 고속 VCO를 이용한 초고주파 PLL," 전자공학회 논문지, 제42권 SC편, 제6호, 23 - 36쪽, 2005년 11월
  4. 박홍준, CMOS 아날로그 집적회로 설계 (상), 시그마프레스, 1999.
  5. Joonsuk Lee and Beomsup Kim, "A Low-Noise Fast-Lock Phase-Locked Loop with Adaptive Bandwidth Control," IEEE J. Solid-State Circuits, vol, 35, no. 8, pp. 1137 - 1145, August 2000. https://doi.org/10.1109/4.859502
  6. Chan-Hong Park and Beomsup Kim "A low - noise, 900 MHz VCO in 0.35 um CMOS," IEEE J. Solid-state Circuits, vol. 34, no. 5, pp. 586 - 591, May 1999. https://doi.org/10.1109/4.760367
  7. 이승훈, 김범섭, 송민규, 최중호, CMOS 아날로그/혼성모드 집적시스템 설계(下), 시그마프레스, 1999.
  8. Behazad Razavi, "A Study of Phase Noise in CMOS Oscillators," IEEE J. Solid-State Circuits, vol. 31, no. 3, pp. 331 - 343, March 1996. https://doi.org/10.1109/4.494195
  9. 박홍준, CMOS 디지털 집적회로 설계, 대영사, 2002.