• 제목/요약/키워드: 고성능 실리콘

검색결과 47건 처리시간 0.026초

국내 규석광으로부터 고순도 실리콘 제조를 위한 정련 공정에 관한 연구 (Research for refining processes to produce high-purity polycrystalline silicon from domestic quartzite mine)

  • 문병문;김강준;구현진;박동호;류태우
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2011년도 추계학술대회 초록집
    • /
    • pp.48-48
    • /
    • 2011
  • 2010년 약 19.5 GWp 의 규모로 성장한 태양광 시장의 주요 소재는 실리콘을 이용한 태양전지이며, 고성능 및 고효율 태양전지 시장이 급성장 하였다. 이러한 고품질 태양전지에 사용되는 주요 원료인 9N 급 폴리실리콘은 2008년 4월 $265/kg 까지 상승하였으나, 점차 하향안정세에 있으며, 급속한 가격 경쟁을 통해 당분간 장기공급가가 50$/kg 이하로 하락할 것으로 전망된다. 이러한 실리콘 제조기술 중 가장 많이 사용되는 기술은 Trichloro-silane (TCS) 또는 Mono-silane (MS)를 사용하는 기상법인 일명 Siemens 공정이다. 이러한 기상법의 경우 12N 이상의 초고품질 실리콘 제조가 가능하나, 대규모의 설비투자(1억원/폴리실리콘 1톤)와 높은 에너지(120 kWh/kg)가 요구된다. 이에 최근 기상법이 아닌 야금학적인 정련법에 대한 기술이 개발되고 있으며, 이는 금속 실리콘을 슬래그 처리, 편석 분리, 응고 급랭, 전자빔, 플라즈마 등을 이용하여 정련하는 공정을 말한다. 야금학적 정련법은 순도 면에서 기상법에 비하여 낮은 단점이 있음에도 불구하고, 여러 장점들로 인해 활발히 연구되며 점차 실용화 되고 있는 매우 유용한 기술이다. 야금학적 정련법의 주요 장점은 기상법에 비해 약 25% 정도의 설비 투자비로 가능하고, 금속 실리콘을 직접 사용하며, 에너지 payback이 짧다. 또한, 산 및 염화실렌을 사용하지 않으므로 환경 문제를 적게 야기하고, 생산설비의 확장성도 매우 높다. 본 연구에서는 국내 규석광을 이용하여 일련의 정련 공정을 거쳐 고순도SG(Solar Grade)급 실리콘을 제조하고자 하였다. 실리콘 용융 환원로를 개발하고 순도를 높이기 위해 슬래그정련법을 이용하였으며, 생산된 3N 급의 금속 실리콘을 비기상법정련 방식인 일방향 응고와 플라즈마 정련 및 전자기유도 용해법을 이용하여 고순도의 실리콘을 제조하였다. 본 연구에서는 상업생산을 개시한 외국의 E사와 비교하여 산침출공정을 거치지 않으므로 실리콘회수율 및 환경부하 절감의 장점을 갖고 있으며 최종 순도 실리콘 6N 이상, 보론 함유량 0.2 ppm 이하를 달성하였으며, 기존 기상법 대비 약 20%의 전력 감소와 약 13%의 금속실리콘 원료 절감 효과가 있었다. 저가/고순도 SG급실리콘의 제조기술 개발은 향후 세계 태양광 시장에 대한 경쟁력을 확보하고, 시장 점유율 상승에 기여할 수 있으며, 산업 확대를 통한 주변 산업으로의 파급 효과가 매우 클 것으로 예상된다.

  • PDF

산화된 다공질 실리콘 기판 위에 제작된 MMIC용 Air-Bridge Interconnected Coplanar Waveguides (Air-Bridge Interconnected Coplanar Waveguides Fabricated on Oxidized Porous Silicon(OPS) Substrate for MMIC Applications)

  • 심준환;권재우;박정용;이동인;김진양;이해영;이종현
    • 대한전자공학회논문지SD
    • /
    • 제39권4호
    • /
    • pp.19-25
    • /
    • 2002
  • 본 논문에서는 실리콘 기판상의 전송선로 특성을 개선하기 위하여 표면 마이크로머시닝 기술을 이용하여 10㎛ 두께의 다공질 실리콘 산화막으로 제조된 기판 위에 air-bridge interconnect된 CPW 전송선로를 제작하였다. 간격이 30㎛ 신호선이 80㎛인 CPW air-bridge 전송선의 삽입손실은 4㎓에서 -0.25 ㏈이며, 반사손실은 -28.9 ㏈를 나타내었다. S-W-S = 30-100-30 ㎛인 stepped compensated air-bridge를 가진 CPW는 손실이 4㎓일 때, -0.98 ㏈ 개선됨을 알 수 있었다. 이와 같은 결과로부터 두꺼운 다공질 실리콘은 고 저항 실리콘 집적회로 공정에서 고성능, 저가의 마이크로파 및 밀리미터파 회로 응용에 충분히 활용 될 수 있으리라 기대된다.

표면 Texture 및 나노 Particle 공정에 의한 III-V 태양전지의 효율 변화

  • 신현욱;오시덕;이세원;최정우;신재철;김효진
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.320-320
    • /
    • 2012
  • III-V 화합물 태양전지는 실리콘, CdTe, CIGS, 염료, 및 유기 등 다른 태양전지에 비해 1sun 상 30% 이상의 고효율을 갖고 있고 앞으로도 계속 증가할 수 있는 가능성을 갖고 있다. 그 이유는 직접천이형 밴드갭, 높은 이동도 등의 고성능 물질특성과 더불어 3족과 5족의 비율을 조절함으로써 같은 결정구조를 갖고 에너지 밴드갭이 다른 물질들을 만들기에 용의하여, 태양전지 스펙트럼의 넓은 영역을 흡수할 수 있는 장점이 있기 때문이다. 그러나, 셀자체의 물질이 실리콘에 비하여 고가이므로, 고성능이 요구되는 우주 인공위성등에 적용이 되었지만, 2000년대 이후로 집광에 적용가능한 태양전지의 연구를 거듭하여 2005년부터는 값싼 프레넬 렌즈를 이용하여 1sun에 비해 500배 해당하는 빛을 셀에 집광하여 보다 효율을 증가시킴으로써 지상발전용에도 적용가능한 셀을 형성하게 되었다. 더불어 태양전지의 효율을 증가시키기 위한 개선된 구조적 변화의 시도도 많이 이루어지고 있다. 최근 보고에 의하면 실리콘 태양전지의 표면에 texture 또는 나노 구조를 주어 높은 흡수율과 낮은 반사율을 갖게 함으로써 효율을 증가시키는 사례가 많아지고, III-V 화합물 태양전지도 texturing에 의해 증가된 효율을 발표한바 있다. 본 연구에서는 태양전지의 효율을 증가시키기 위하여 III-V 화합물 태양전지 표면에 micro-hole array texture 구조를 형성한 후 나노 particle을 이용한 나노 texture 구조를 형성하였다. Photo-lithography와 chemical wet etching으로 micro-hole array texture 구조를 형성하였으며 micro-hole의 직경은 $5{\sim}20{\mu}m$, hole과 hole의 간격은 $3{\sim}15{\mu}m$로 다양하게 변화를 주었다. 형성된 micro-hole array texture 구조위에 수십 nm 크기의 particle을 만들어 chemical wet etching으로 나노 texture 구조를 형성하였다. 태양전지 표면에 texture 구조가 있는 경우와 없는 경우에 각각 효율을 측정, 비교 분석하였다.

  • PDF

RFIC를 위한 실리콘 기판에서의 고품질 본드와이어 인덕터 구현 (Implementation of High-Q Bondwire Inductors on Silicon RFIC)

  • 최근영;송병욱;김성진;이해영
    • 대한전자공학회논문지TC
    • /
    • 제39권12호
    • /
    • pp.559-565
    • /
    • 2002
  • 현재 RFIC를 위해 실리콘 기판상에 구현되는 인덕터의 Q 값은 12 이하로 알려져있기 때문에, 고성능 회로설계를 위해서는 더욱 높은 Q 값을 갖는 인덕터의 구현이 필수적이다. 본 논문에서는 본드와이어를 이용하여 높은 Q 값을 가지는 두 개의 인덕터를 제안하였고, 동일한 인덕터에 PGS를 적용하여 총 4가지 형태의 인덕터를 구현하였다. 제안된 본드와이어 인덕터는 일반적인 금속선로보다 넓은 단면적 때문에 상대적으로 작은 도체 손실을 갖고, 인덕터의 상당부분이 공기 중에 위치하므로 기생 캐패시턴스 성분을 줄일 수 있다. 해석 및 측정결과 1.5 GHz 에서 기존의 나선형 인덕터보다 상당히 개선된 15이상의 Q 값을 가짐을 확인하였다. 또한 자동 본딩 머신을 사용하여 구현하기 때문에, 동일한 형태의 인덕터를 반복적으로 쉽게 만들 수 있다.

페로브스카이트 광흡수층을 활용한 고성능 MoS2 기반 광검출기 구현

  • 오애리;심재우;박진홍
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
    • /
    • pp.199.2-199.2
    • /
    • 2015
  • 전이금속 칼코겐화합물(TMD)은 2차원 박막 물질로, 그래핀과 함께 차세대 사물인터넷에 적용할 수 있는 전자소자의 소재로 활용될 것으로 기대되고 있다. 특히 TMD는 그래핀과 다르게 1.2 eV 이상의 넓은 밴드갭을 지녀, 기존 실리콘 기반 반도체 소자를 대체할 차세대 물질로 각광받고 있다. TMD는 또한 실리콘 등의 3차원 반도체보다 광전효율이 뛰어나며, 이를 활용한 광전소자의 개발 및 연구가 활발히 진행되고 있다. 그러나 TMD는 그 두께가 나노미터 단위로 매우 얇아 광흡수율이 매우 떨어지는 단점이 있다. 우리는 이러한 TMD 기반 광전소자의 광흡수율을 향상시키기 위해 광전효율이 매우 뛰어난 페로브스카이트(Perovskite)를 TMD 채널 위에 덮음으로써, 이종접합 광전소자를 구현하였다. TMD 물질은 이황화 몰리브데넘($MoS_2$)을 선택하였으며, 광흡수층으로 선택한 페로브스카이트는 $MAPbI_3$을 스핀 코팅을 통해 TMD 채널 층에 접합하였다. 우리는 Photoluminescence 및 UV-Vis 측정을 통해 페로브스카이트 및 페로브스카이트/$MoS_2$ 층의 광특성을 측정하여 페로브스카이트에서 생성된 광캐리어가 확산되어 $MoS_2$에 전달되는 것을 확인하였다. 우리는 추가로 4가지 서로 다른 파장대의 레이저(520, 655, 785, 850 nm)를 이용하여 페로브스카이트 광흡수층이 있을 때와 없을 때의 $MoS_2$ 광검출기의 성능 변화를 관찰하였다.

  • PDF

실리콘/펄라이트 복합체의 난연 특성 (Fire-Retardation Properties of Silicone/Perlite Composites)

  • 이병갑;원종필;장일영;방대석
    • 한국방재학회:학술대회논문집
    • /
    • 한국방재학회 2011년도 정기 학술발표대회
    • /
    • pp.154-154
    • /
    • 2011
  • 최근 세계 각지에서 발생하는 대규모 터널 화재사고는 많은 사상자를 동반하고 이에 따른 경제적, 사회적 손실 또한 방대하게 진행되는 실정이다. 터널 구조물의 화재 특성상 외부에 쉽게 노출되지 않기 때문에 화재 발생 시 화재에 노출된 표층이 박리되거나 비산해서 단면결손이 생기는 폭렬 현상(explosive spalling)이 발생하게 된다. 이러한 폭렬 현상은 붕괴와 같은 대형 참사로 이어질 가능성이 크다. 따라서 본 연구에서는 터널 내 화재 발생 시 콘크리트 구조물의 폭렬에 의한 붕괴를 예방하기 위하여 이액형 상온경화 실리콘 고무와 인체에 무해한 친환경 첨가제인 펄라이트를 일정한 혼합비(5wt%, 10wt%, 15wt%, 20wt%)로 혼합하여 고성능 난연 복합체를 제조하고, 열적 특성과 난연 특성을 연구를 진행하였다. 열적 특성에 관한 시험으로 TGA를 측정하였으며, 난연 특성에 관한 시험으로는 화염 시험, 내화로 시험, 탄화로 시험을 진행하였다. 우선 TGA 시험은 $20^{\circ}C/min$ 승온 속도로 $800^{\circ}C$까지 실험을 하였고, 화염 시험은 제작한 시편과 gas torch($1200^{\circ}C$)의 화염 거리를 약 10cm로 하여 약 1시간 동안 시험을 하였다. 내화로 시험은 내화로 장치를 이용하여 RABT curve(5분만에 $1200^{\circ}C$도달 후 한 시간 동안 유지 후 냉각, 총 시험 시간 180분) 조건을 만족하는 환경에서 제작한 시편을 콘크리트에 부착하여 콘크리트의 내부온도를 측정하였다. 탄화로 시험은 탄화로 장치를 이용하여 $2^{\circ}C/min$ 승온속도로 $900^{\circ}C$까지 실험을 하여 외부 형태 변화를 관찰하였다. 각각의 시험 결과 TGA 열분해 결과 순수한 실리콘 고무보다 난연제인 펄라이트를 첨가했을 때 더 높은 온도에서 초기 분해 거동을 보였으며, 최종 잔류량은 80%를 보였고, 5 wt%의 펄라이트가 혼합된 시편의 최종 잔류량이 높은 것으로 보아 열분해에 가장 강한 조성임을 알 수 있었다. 화염 시험 결과 펄라이트가 혼합된 모든 시편에서 $300^{\circ}C$가 넘지 않은 결과를 보였다. 이는 제조된 복합체가 화염에 직접적으로 장시간 노출이 되어도 안전하다는 것을 알 수 있다. 내화로 및 탄화로 시험 결과 펄라이트가 15wt%와 20wt%가 첨가된 시편들보다 5wt%와 10wt% 첨가된 시편들이 고온에서 안정하다는 것을 보였다.

  • PDF

VLSI 레이아웃 이식 시스템에 관한 연구 (A Research for VLSI Layout Migration EDA System)

  • 곽성훈;이기중;김용배;이윤식
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
    • /
    • pp.1089-1094
    • /
    • 2000
  • 소형 고성능 가전기기를 실현하기 위한 다기능 고집적의 실리콘화에 대응하기 위하여 반도체 업계는 SoC(System On a Chip) 설계, 반도체 지적 재산권인 IP(Intellectual Property)에 관한 연구를 두개의 핵심 연구 항목으로 설정하여 진행되어 왔다. 반도체 레이아웃 이식 자동화 시스템은 설계 재활용(Design Reuse), IP의 실용화와 확산을 위한 핵심 연구 과제 중의 하나로써, Time-To-Market 과 Time-To-Money 를 동시에 가능토록 하는 근간의 기술이 된다. 본 연구는 정확하고 고속의 IP내의 반도체 소자 인식 알고리즘, 그래프를 이용한 제한 조건의 구현과 해석, 향상된 컴팩션(Compaction) 알고리즘의 연구로 말미암아 기존의 연구 결과 대비 평균 20배의 속도 향상과 평균 41%의 메모리만을 사용함으로써 경쟁 기술 대비 월등한 우위를 보이고 있다. 이로써, 대형의 반도체 설계 도면의 처리를 가능하도록 하였으며, 반도체 IP의 응용성(flexibility)을 부여 함으로써, IP의 재활용의 기초 연구와 SoC 설계 확산에 지렛대 역할을 하는 연구가 되리라고 예측한다.

  • PDF

MoOx 기반 실리콘 이종접합 고성능 광검출기 (MoOx/Si Heterojunction for High-Performing Photodetector)

  • 박왕희;김준동
    • 한국전기전자재료학회논문지
    • /
    • 제29권11호
    • /
    • pp.720-724
    • /
    • 2016
  • Transparent n-type metal-oxide semiconductor of $MoO_x$ was applied on a p-type Si substrate for high-performing heterojunction photodetector. The formation of $MoO_x$ on Si spontaneously established a rectifying current flow with a high rectification ratio of 1,252.3%. Under light illumination condition, n-type $MoO_x$/p-type Si heterojunction device provided significantly fast responses (rise time : 61.28 ms, fall time : 66.26 ms). This transparent metal-oxide layer ($MoO_x$) would provide a functional route for various photoelectric devices, including photodetectors and solar cells.

고성능 BiCMOS 소자 제작 및 특성연구

  • 김귀동;한태현;구용서;구진근;강상원
    • ETRI Journal
    • /
    • 제14권3호
    • /
    • pp.75-96
    • /
    • 1992
  • 이중 매몰층, $1.5\mum$ 에피두께, 이중 well, LOCOS 소자격리, LDD MOS 소자와 이중 다결정실리콘 전극을 갖는 바이폴라 소자에 의하여 구성된 BiCMOS 소자를 제작하였다. 제작된 소자를 측정 및 분석한 결과, 31단 CML 바이폴라($A_E=2X8\mum^2$)링 발진기와 31단 CMOS( $A_E=1.25X5\mum^2$) 인버터 링 발진기로부터 94ps/5V 와 330ps/12V의 게이트 전달 지연시간/소자 강복전압을 갖는 바이폴라 및 MOS소자특성을 얻을 수 있었다. 또한 BiCMOS 소자의 경우, 31단 BiCMOS 링 발진기로부터 약 700ps의 게이트 전달 지연시간을 얻었으며, 출력부하의 증가에 따른 속도의 감속비가 완만한 전기적 특성을 얻을 수 있었다.

  • PDF

저온 래디컬 산화법에 의한 고품질 초박막 게이트 산화막의 성장과 이를 이용한 고성능 실리콘-게르마늄 이종구조 CMOS의 제작 (High Quality Ultrathin Gate Oxides Grown by Low-Temperature Radical Induced Oxidation for High Performance SiGe Heterostructure CMOS Applications)

  • 송영주;김상훈;이내응;강진영;심규환
    • 한국전기전자재료학회논문지
    • /
    • 제16권9호
    • /
    • pp.765-770
    • /
    • 2003
  • We have developed a low-temperature, and low-pressure radical induced oxidation (RIO) technology, so that high-quality ultrathin silicon dioxide layers have been effectively produced with a high reproducibility, and successfully employed to realize high performace SiGe heterostructure complementary MOSFETs (HCMOS) lot the first time. The obtained oxide layer showed comparable leakage and breakdown properties to conventional furnace gate oxides, and no hysteresis was observed during high-frequency capacitance-voltage characterization. Strained SiGe HCMOS transistors with a 2.5 nm-thick gate oxide layer grown by this method exhibited excellent device properties. These suggest that the present technique is particularly suitable for HCMOS devices requiring a fast and high-precision gate oxidation process with a low thermal budget.