• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.363-366
• /
• 2004

PZT thin films were formed by rf-magnetron sputtering on $Pt/Ti/SiO_2/Si$ substrate. Bulk PZT target containing $5\%$ excess PbO was used. They were formed with in-situ process at $650^{\circ}C$ as total thickness of 175 and 250 nm after the depositing of thin PZT films at room temperature, i. e. 2-step Sputtering. It was found that the ferroelectric perovskite phase is formed at $650^{\circ}C$ by XRD and the interface between room temp.-layer and $650^{\circ}C$ -layer is not existent. In the samples undergoing 2-step sputtering the dielectric constant was 600 or more and the leakage current density was $2{\times}10^{-7}A/cm^2$. So, we found that the room temp.-layer on the bottom electrode stabilize the underlaid layers.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.49-54
• /
• 2003

본 연구에서는 Pt/SrBi$_2$Ta$_2$O$_{9}$(SBT)/Si (MFS)와 Pt/SBT/Pt (MFM) 각각의 구조에서 수소 열처리에 의한 SBT박막의 물리, 전기적 영향에 대해 연구하였다. SBT 박막의 미세구조 및 전기적 특성은 수소 열처리 후에 SBT 박막의 손상으로 열화된다. 특히, Pt 전극에 의한 SBT 박막의 열화 현상을 연구하기 위해 각각 Si 와 Pt 위에 SBT 를 증착하여 같은 조건으로 열처리를 하였다. XRD, XPS, P-V, C-V 측정을 통해 Pt 전극 없이 SBT자체로도 수소 열처리 후에 열화 됨을 확인 할 수 있었다. 또한, 수소 열화현상이라고 하는 촉매 반응으로 SBT 열화 현상이 Pt로 가속화되었다. 이러한 현상을 방지하기 위해서 새로운 Ir 전극을 제안하여 $Ir/IrO_2/SBT/IrO_2$ 구조에서의 수소 열처리 전후 및 회복 열처리를 통해 SBT 박막의 전기적 특성을 연구하였다. P-V측정을 통해 SBT박막을 이용한 MFM구조에서 Ir이 열화 방지용 전극 물질로의 활용 가능성을 확인하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.356-356
• /
• 2007

Plasma immersion ion beam deposition (PIIBD) technique is a cost-effective process for the deposition of diamond like carbon thin film, the possible solid lubricant on large surface and a complex shape. We used PIIB process for the preparation of DLC thin film on $Al_2O_3$ with deposition conditions of deposition temperature range $200^{\circ}C$, working gas pressure of 1.310-1Pa. DLC thin films were coated by $C_2H_2$ ion beam deposition on $Al_2O_3$ after the ion bombardment of SiH4 as the bonding layer. Energetic bombardment of $C_2H_2$ ions during the DLC deposition to ceramic materials generated mixed layers at the DLC-Si interface which enhanced the interface to be highly bonded. Wear test showed that the low coefficient of friction of around 0.05 with normal load 2.9N and proved the advantage of the low energy ion bombardment in PIIBD process which improved the tribological properties of DLC thin film coated alumina ceramic. Furthermore, PIIBD was recognized as a useful surface modification technique for the deposition of DLC thin film on the irregular shape components, such as molds, and for the improvement of wear and adhesion problems of the DLC thin film, high temperature solid lubricant.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.53-60
• /
• 2014

Different kinds of post-deposition annealing (PDA) by a rapid thermal process (RTP) are used to enhance the field-effect passivation of $Al_2O_3$ film in crystal Si solar cells. To characterize the effects of PDA on $Al_2O_3$ and the interface, metal-insulator semiconductor (MIS) devices were fabricated. The effects of PDA were characterized as functions of RTP temperature from $400{\sim}700^{\circ}C$ and RTP time from 30~120 s. A high temperature PDA can retard the passivation of thin $Al_2O_3$ film in c-Si solar cells. PDA by RTP at $400^{\circ}C$ results in better passivation than a PDA at $400^{\circ}C$ in forming gas ($H_2$ 4% in $N_2$) for 30 minutes. A high thermal budget causes blistering on $Al_2O_3$ film, which degrades its thermal stability and effective lifetime. It is related to the film structure, deposition temperature, thickness of the film, and annealing temperature. RTP shows the possibility of being applied to the PDA of $Al_2O_3$ film. Optimal PDA conditions should be studied for specific $Al_2O_3$ films, considering blistering.

• 한국자기학회지
• /
• 제17권3호
• /
• pp.120-123
• /
• 2007

이 연구에서는 Ta 45/Ru 9.5/IrMn 10/CoFe $3/AlO_x$/자유층/$AlO_x$/CoFe 7/IrMn 10/Ru 60(nm) 구조를 갖는 이중장벽 자기터널접합(double-barrier magnetic tunnel junction: DMTJ)를 다루었다. 자유층은 $Ni_{16}Fe_{62}Si_8B_{14}\;7nm$, $Co_{90}Fe_{10}(fcc)$ 7 nm 및 $CoFet_1$/NiFeSiB $t_2$/CoFe $t_1$으로 구성하였으며 두께 $t_1,\;t_2$는 변화시켰다. 즉 TMR비와 RA를 개선하기 위하여 부분적으로 CoFe층을 대체할 수 있는 비정질 NiFeSiB층이 혼합된 자유층 CoFe/NiFeSiB/CoFe을 갖는 DMTJ를 연구하였다. NiFeSiB($t_1=0,\;t_2=7$)만의 자유층을 갖는 DMTJ는 터널자기저항(TMR)비 28%, 면적-저항곱(RA) $86k{\Omega}{\mu}m^2$, 보자력($H_c$) 11 Oe 및 층간 결합장($H_i$) 20 Oe를 나타내었다. $t_1=1.5,\;t_2=4$인 경우의 하이브리드 DMTJ는 TMR비 30%, RA $68k{\Omega}{\mu}m^2$ 및 $H_c\;11\;Oe$를 가졌으나 $H_i$는 37 Oe로 증가하였다. 원자현미경(AFM)과 투과전자현미경(TEM)측정을 통하여 NiFeSiB층 두께가 감소하면 $H_i$가 증가하는 것을 확인하였다. 비정질 NiFeSiB층이 두꺼워지면 보통 계면의 기복을 유도하는 원주형성장(columnar growth)를 지연시키는데 유효하였다. 그러나 NiFeSiB층이 얇으면 표면거칠기는 증가하고 전자기적 Neel 결합 때문에 Hi는 커졌다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.287-287
• /
• 2011

ITRS(international technology roadmap for semiconductors)에 따르면 MOS (metal-oxide-semiconductor)의 CD(critical dimension)가 45 nm node이하로 줄어들면서 poly-Si/SiO2를 대체할 수 있는 poly-Si/metal gate/high-k dielectric이 대두되고 있다. 일반적으로 metal gate를 식각시 정확한 CD를 형성시키기 위해서 plasma를 이용한 RIE(reactive ion etching)를 사용하고 있지만 PIDs(plasma induced damages)의 하나인 PICD(plasma induced charging damage)의 발생이 문제가 되고 있다. PICD의 원인으로 plasma의 non-uniform으로 locally imbalanced한 ion과 electron이 PICC(plasma induced charging current)를 gate oxide에 발생시켜 gate oxide의 interface에 trap을 형성시키므로 그 결과 소자 특성 저하가 보고되고 있다. 그러므로 본 연구에서는 이에 차세대 MOS의 metal gate의 식각공정에 HDP(high density plasma)의 ICP(inductively coupled plasma) source를 이용한 중성빔 시스템을 사용하여 PICD를 줄일 수 있는 새로운 식각 공정에 대한 연구를 하였다. 식각공정조건으로 gas는 HBr 12 sccm (80%)와 Cl2 3 sccm (20%)와 power는 300 w를 사용하였고 200 eV의 에너지로 식각공정시 TEM(transmission electron microscopy)으로 TiN의 anisotropic한 형상을 볼 수 있었고 100 eV 이하의 에너지로 식각공정시 하부층인 HfO2와 높은 etch selectivity로 etch stop을 시킬 수 있었다. 실제 공정을 MOS의 metal gate에 적용시켜 metal gate/high-k dielectric CMOSFETs의 NCSU(North Carolina State University) CVC model로 effective electric field electron mobility를 구한 결과 electorn mobility의 증가를 볼 수 있었고 또한 mos parameter인 transconductance (Gm)의 증가를 볼 수 있었다. 그 원인으로 CP(Charge pumping) 1MHz로 gate oxide의 inteface의 분석 결과 이러한 결과가 gate oxide의 interface trap양의 감소로 개선으로 기인함을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 C
• /
• pp.1428-1430
• /
• 1996

Thin Silicon oxynitride(SiON) films have been chemically deposited using 193nm ArF Excimer Laser CVD, with $Si_{2}H_{8}$, $N_{2}O$, and $NH_3$ as the reactive gases and $N_2$ as the carrier gas. Experimental results show that deposition rate and refractive index have a strong dependence on substrate temperature, chamber pressure, gas ratio, laser power and laser beam height. Electrical characterization of oxynitride films demonstrates that for $NH_{3}/N_{2}O$ flow ratios ranging from 0.25 to 1, the leakage currents, the interface trap density and the capacitances (dielect ric constant) increase and the dielectric breakdown fields decrease

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.256-256
• /
• 2012

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance delay와 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 $SiO_2$와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 $SiO_2$ 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 $SiO_2$와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장했다. 이는 V의 oxide formation energy가 Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, $V^{+5}$이온 반경이 $Mn^{+2}$이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.143.1-143.1
• /
• 2016

Ge is a promising candidate to replace Si in MOSFET because of its superior carrier mobility, particular that of the hole. However Ge oxide is thermodynamically unstable. At elevated temperature, GeO is formed at the interface of Ge and GeO2, and its formation increases the interface defect density, degrading its device performance. In search for a method to surmount the problem, we investigated Ge oxidation through an inert capped oxide layer. For this work, we prepared low doped n-type Ge(100) wafer by removing native oxide and depositing a capping layer, and show that GeO2 interface can be successfully grown through the capping layer by thermal oxidation in a furnace. The thickness and quality of thus grown GeO2 interface was examined by ellipsometry, XPS, and AFM, along with I-V and C-V measurements performed at 100K to 300K. We will present the result of our investigation, and provide the discussion on the oxide growth rate, interface state density and electrical characteristics in comparison with other studies using the direct oxidation method.

• 한국표면공학회지
• /
• 제29권6호
• /
• pp.809-815
• /
• 1996

$Y_2O_3$-based metal-insulator-semiconductor (MIS) structure on p-Si(100) has been studied. Films were prepared by UHV reactive ionized cluster beam deposition (r-ICBD) system. The base pressure of the system was about $1 \times 10^{-9}$ -9/ Torr and the process pressure $2 \times 10^{-5}$ Torr in oxygen ambience. Glancing X-ray diffraction(GXRD) and in-situ reflection high energy electron diffracton(RHEED) analyses were performed to investigate the crystallinity of the films. The results show phase change from amorphous state to crystalline one with increasingqr acceleration voltage and substrate temperature. It is also found that the phase transformation from $Y_2O_3$(111)//Si(100) to $Y_2O_3$(110)//Si(100) in growing directions takes place between $500^{\circ}C$ and $700^{\circ}C$. Especially as acceleration voltage is increased, preferentially oriented crystallinity was increased. Finally under the condition of above substrate temperature $700^{\circ}C$ and acceleration voltage 5kV, the $Y_2O_3$films are found to be grown epitaxially in direction of $Y_2O_3$(1l0)//Si(100) by observation of transmission electron microscope(TEM). Capacitance-voltage and current-voltage measurements were conducted to characterize Al/$Y_2O_3$/Si MIS structure with varying acceleration voltage and substrate temperature. Deposited $Y_2O_3$ films of thickness of nearly 300$\AA$ show that the breakdown field increases to 7~8MV /cm at the same conditon of epitaxial growing. These results also coincide with XPS spectra which indicate better stoichiometric characteristic in the condition of better crystalline one. After oxidation the breakdown field increases to 13MV /cm because the MIS structure contains interface silicon oxide of about 30$\AA$. In this case the dielectric constant of only $Y_2O_3$ layer is found to be $\in$15.6. These results have demonstrated the potential of using yttrium oxide for future VLSI/ULSI gate insulator applications.