그림 1. 동적 범위 확장을 위한 구성도 Fig. 1. Configuration for dynamic range extension.
그림 2. 정상 경로 설계 Fig. 2. Normal path design.
그림 3. 증폭 경로 설계 Fig. 3. Amplification path design.
그림 4. 클럭 구동경로 설계 Fig. 4. Clock driving path design.
그림 5. 모듈 제작 형상 Fig. 5. Photograph of the fabricated module.
그림 6. 클럭경로 측정 결과 Fig. 6. Measurement result of clock path.
그림 7. 입력 레벨에 따른 A/D 모듈 출력 특성 Fig. 7. Output performance of the A/D module with respect to input level.
그림 8. 주파수에 따른 A/D 모듈 특성 Fig. 8. A/D module performance with respect to frequency.
References
- V. Greger-Hansen, S. M. Brocket, and P. E. Cahill, "A stacked A-to-D converter for increased radar signal processor dynamic range," in Proceedings of the 2001 Radar Conference, Atlanta, GA, USA, 2001, pp. 169-174.
- S. R. Duncan, V. Gregers-Hansen, and J. P. McConnell, "A stacked analog-to-digital converter providing 100 dB of dynamic range," in IEEE International Radar Conference, Arlington, VA, May 2005, pp. 31-36.
- P. M. Cruz, N. B. Carvalho, "Enhanced architecture to increase the dynamic range of SDR receivers," in IEEE Radio and Wireless Symposium, Phoenix, AZ, Jan. 2011, pp. 331-334.
- G. Ulbricht, "Dynamic range extension for HF receiver frontend," in IEEE Radio and Wireless Symposium(RWS), Austin, TX, 2013, pp. 226-228.