대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

다중 채널과 동시 라우팅 기능을 갖는 고성능 SoC 온 칩 버스 구조

High Performance SoC On-chip-bus Architecture with Multiple Channels and Simultaneous Routing

  • 이상헌 (숭실대학교 전자공학과) ;
  • 이찬호 (숭실대학교 정보통신전자공학부)
  • Lee, Sang-Hun (Dept. of Electronic Engr., Soongsil University) ;
  • Lee, Chan-Ho (School of Electronic Engr., Soongsil University)
  • 발행 : 2007.04.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

현재까지 다수의 버스 프로토콜과 구조가 발표되었지만, 대부분 공유 버스 구조를 가져 시스템 성능 저하의 원인이 되었다. 기존의 공유버스가 갖는 문제점들을 해결하기 위해 고성능의 버스 프로토콜인 SNP (SoC Network Protocol)와 버스 구조인 SNA (SoC Network Architecture)가 제안되었는데, 이를 수정/개선한 버스 구조를 제안하고자 한다. 개선된 SNA는 다중 마스터의 다중 버스 요청에 대해 다중 라우팅을 지원함으로써 성능을 향상시켰으며, 내부 라우팅 로직의 최적화로 면적을 감소시켰다. 또한 성능감소 없이 AMBA AHB 프로토콜과 완벽히 호환 가능한 XSNP(Extended SNP)를 인터페이스 프로토콜로 사용한다. 현재 라우팅 로직을 최적화하여 개선된 SNA의 하드웨어 복잡도가 크게 증가하지 않았고, 기존 SNP를 사용하는 IP는 호환성 문제나 성능 감소 없이 개선된 SNA를 통해 통신할 수 있다. 더불어, SNA는 AMBA AHB와 인터커넥트 버스 매트릭스를 대체할 수 있으며, 다중 채널을 동시에 보장하고 다양한 토플로지를 지원가능 하도록 설계되어 사용하는 IP 수에 따라 설계자에 의해 다양한 토플로지를 선택할 수 있다. 한편, SNA는 적은 수의 인터페이스 와이어를 가지기 때문에 오프 칩 버스로도 사용될 수 있다. 제안된 버스 구조는 시뮬레이션과 어플리케이션 동작을 통해 검증이 완료되었다.

Up to date, a lot of bus protocol and bus architecture are released though most of them are based on the shared bus architecture and inherit the limitation of performance. SNP (SoC Network Protocol), and hence, SNA (SoC Network Architecture) which are high performance on-chip-bus protocol and architecture, respectively, have been proposed to solve the problems of the conventional shared bus. We refine the SNA specification and improve the performance and functionality. The performance of the SNA is improved by supporting simultaneous routing for bus request of multiple masters. The internal routing logic is also improved so that the gate count is decreased. The proposed SNA employs XSNP (extended SNP) that supports almost perfect compatibility with AMBA AHB protocol without performance degradation. The hardware complexity of the improved SNA is not increased much by optimizing the current routing logic. The improved SNA works for IPs with the original SNP at its best performance. In addition, it can also replace the AMBA AHB or interconnect matrix of a system, and it guarantees simultaneous multiple channels. That is, the existing AMBA system can show much improved performance by replacing the AHB or the interconnect matrix with the SNA. Thanks to the small number of interconnection wires, the SNA can be used for the off-chip bus system, too. We verify the performance and function of the proposed SNA and XSNP simulation and emulation.

키워드

참고문헌

  1. Inside the New Computer Industry, issue 138, Jan. 2001
  2. F. G. Moraes, N. L. V. Calazans, A. V. de Mello, L. H. M？ller, L. C. Ost, 'Hermes: an Infrastructure for Low Area Overhead Packet-switching Networks on Chip,' Integration the VLSI Journal, 38(1), Oct. 2004, pp. 69-93 https://doi.org/10.1016/j.vlsi.2004.03.003
  3. P. Gurrier, A. Greiner, 'A Generic Architecture for On-Chip Packet-Switched Interconnections,' Proceedings of the conference on Design, Automation and Test in Europe, Paris, France, pp. 250-256, March 2000 https://doi.org/10.1109/DATE.2000.840047
  4. ARM, 'AMBA Specification, Revision 2.0', 1999
  5. W. Peterson, 'WISHBONE SoC Architecture Specification, Revision B.2', Silicore Corporation, 2001
  6. IBM, 'CoreConnect Bus Architecture', 1999
  7. S. Lee, C. Lee, H-J. Lee, 'A New Multi-Channel On-Chip-Bus Architecture for System-On-Chips,' IEEE SoC Conference, Santa Clara, CA., pp. 305-308, September 2004 https://doi.org/10.1109/SOCC.2004.1362444
  8. J. Lee, H-J. Lee, and C. Lee, 'SNP: A New Communication Protocol for SoC,' in Int'l Conf. on Communications, Circuits and Systems, Chengdu, China, pp. 1419-1423, June 2004
  9. E-S. Kim, S. Lee, C. Lee, H-J. Lee, 'A High Performance AMBA-compatible SoC Network Protocol for SoC Network Architecture,' IT-SoC Conference, Seoul, Korea, pp. 252-255, November 2005
  10. ARM, ARM DDI 0170A, August 1999
  11. P. P. Pande, A. Ivanov, R. Saleh, 'Structured interconnect architecture: a solution for the non-scalability of bus-based SoCs,' Proceedings of the 14th ACM Great Lakes symposium on VLSI, pp.192-195, Boston, MA, USA, April 2004 https://doi.org/10.1145/988952.988999