Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

(A Realization of Low Power SRAM by Supply Voltage Detection Circuit and Write Driver with Variable Drivability)

전원전압 감지기 및 가변 구동력을 가진 쓰기 구동기에 의한 저전력 SRAM 실현

  • 배효관 (동원대학 전자과) ;
  • 류범선 (충북대학교 전기전자공학과) ;
  • 조태원 (충북대학교 전기전자공학과)
  • Published : 2002.03.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes a supply voltage detector and SRAM write driver circuit which dissipates small power. The supply voltage detector generates high signal when supply voltage is higher than reference voltage, but low signal when supply voltage is lower than reference voltage. The write driver utilizes two same-sized drivers to reduce operating current in the write cycle. In the case of lower supply voltage comparing to Vcc, both drivers are active the same as conventional write driver, while in the case of high Vcc only one of two drivers are active so as to deliver the half of the current. As a result of simulation using 0.6${\mu}{\textrm}{m}$ 3.3v/5v, CMOS model parameter, the proposed SRAM scheme shows a 22.6% power reduction and 12.7% PDP reduction at Vcc=3.3V, compared to the conventional one.

본 논문은 전원전압 감지기와 소비전력이 적은 SRAM 쓰기 구동기에 대한 것이다. 전원전압 감지기는 전원전압이 기준전압보다 높을 때는 하이, 낮을 때는 로우를 발생한다. 쓰기 구동기는 쓰기 사이클에서 동작 전류를 줄이기 위해 가변 구동력을 가진 이중 크기 구조를 사용하였다. 전원전압 감지 결과에 따라 로우일 경우에는 두개의 구동기를 동작하게 하여 기존과 구동능력이 같고 하이일 경우에는 한개의 구동기만 동작하여 전류를 반으로 흘리도록 하여 저전력을 구현하였다. 0.6㎛ 3.3v/5v, CMOS 모델 파라메타를 가지고 모의 실험한 결과, 제안한 SRAM회로는 Vcc=3.3V에서 기존과 비교하여 전력소모를 22.6%, PDP(Power- delay-product)를 12.7% 감소한 결과를 보였다.

Keywords

References

  1. K. Itoh, K. Sasaki, and Y. Nakagome, 'Trends in low-power RAM circuit technologies,' Proc. IEEE, vol.83, pp. 524-543, Apr., 1995 https://doi.org/10.1109/5.371965
  2. T. Blalock, 'A High-Speed Clamped Bit-Line Current-Mode Sense Amplifier,' IEEE J. Solid-State Circuits, vol.26, no.4, Arp., 1991 https://doi.org/10.1109/4.75052
  3. K.Ishibashi,et.al., 'A 1-V TFT-Load SRAM Using a 2-Step Word-Voltae Method,' IEEE J. Solid-State Circuits, pp. 1519-1524, Nov., 1992
  4. A. M. Fahim, M. Khellah, M. I. Elmasry, 'A Low-Power High-Performance Embedded SRAM Macrocell,' IEEE Proceedings of the 8th Great Lakes Symposium on VLSI, 1998 https://doi.org/10.1109/GLSV.1998.665192
  5. K. Sato, T. Kajimoto, 'A 4Mb Pseudo SRAM Operaing at $2.6{\pm}1V$ with $3{\muA}$ Data Retention Current,' ISSCC91, pp 268-269, Feb., 1991
  6. Jan M. Rabaey and Massoud Pedram, 'Low Power Design Methodologies,' Kluwer Academic Publishers, Massachusetts, pp. 244-245
  7. Anantha P. Chandrakasan and Robert W. Brodersen, 'Low Power Digital CMOS Design,' Kluwer Academic Publishers, Massachusetts, pp. 106-112, 1995
  8. Mark Horowitz, Thomas Indermaur and Ricardo Gonzalez, 'Low Power Digital Design,' IEEE Symposium on Low Power Electronics, pp. 8-11, 1994