• 한국전자파학회논문지
• /
• 제19권8호
• /
• pp.814-819
• /
• 2008

본 논문에서는 두 개의 초광대역 전이 구조를 이용한 다이오드 검파기의 설계 과정을 처음으로 소개하고, 이를 제작하여 측정한 결과를 소개한다. 제안된 검파기에서는 두 개의 초광대역 전이 구조를 입 출력단의 정합 회로로 사용하였다. 검파기 회로 구현시 일반 쇼트키 다이오드 및 무 바이어스 쇼트키 다이오드를 사용하여 각각 검파기를 구현하고, 그 성능을 비교하였다. 일반 쇼트키 다이오드를 사용하여 제작된 검파기는 11 GHz에서 20 GHz까지의 주파수 대역에서 10 dB 이상의 반사 손실을 가지며, 제작된 검파기의 감도는 30 mV/mW이었다. 또한, 무 바이어스 쇼트키 다이오드를 사용한 검파기의 경우, 측정된 검파기의 감도는 300 mV/mW로서 훨씬 증가하였다.

• 한국전자파학회논문지
• /
• 제18권9호
• /
• pp.1015-1022
• /
• 2007

본 논문에서는 이중층의 패치와 제거된 접지면을 이용하여 광대역 평판형 역 F 안테나(PIFA)를 설계하였다. 제안된 안테나는 급전부를 공유하게 한 이중 층 패치의 슬릿을 통해 공진점을 조절하였고 접지면을 부분 제거하여 임피던스 정합을 개선하였다. 대역폭은 VSWR 2 이하 기준 1,492 MHz(BW: 67.7 %, 1,457${\sim}$2,949 MHz)와 VSWR 2.5 이 하 기준 1,170 MHz(BW: 21 %, 4,970${\sim}$6,140 MHz)를 얻었다. 이는 DCS 1800, DCS1900, UMTS (W-CDMA), WiBro, WLAN(IEEE 802.11b), Satellite DMB, WLAN (IEEE802.11a) 총 7개의 무선 통신 서비스를 만족한다. 방사 패턴은 전 방향에서 신호의 송수신이 가능하였고 대역 내에서 주파수별 서로 유사한 형태를 가졌다.

• 한국전자파학회논문지
• /
• 제27권2호
• /
• pp.115-122
• /
• 2016

본 논문에서는 디지털 위성방송을 수신하기 위하여 Ku-대역 광대역 하향변환기를 설계하였다. 설계된 저 잡음 하향변환기는 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75 GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3 GHz)를 형성하고, 디지털 제어에 의하여 4-대역의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64 dB, 저 잡음 증폭기의 잡음지수는 0.7 dB, 출력신호의 P1dB는 15 dBm, band 1 반송주파수 9.75 GHz에서 위상잡음은 -85 dBc@10 kHz를 나타내었다. 설계한 광대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 한국정보통신학회논문지
• /
• 제21권8호
• /
• pp.1492-1497
• /
• 2017

본 논문에서는 동일면 도파관(CPW; coplanar waveguide)으로 급전된 실내 디지털 TV(DTV)용 광대역 루프 안테나의 설계 방법에 대하여 연구하였다. 제안된 루프 안테나는 정사각형 루프와 중앙 급전점을 연결하는 두 개의 원형 섹터로 구성되며, 아래쪽 원형섹터에 CPW 급전선로가 삽입된 형태이다. CPW 급전선로는 DTV응용을 위해 75옴 포트 임피던스와 정합하도록 설계되었으며, 중간 주파수 대역에서 임피던스 정합을 개선하기 위한 슬롯이 접지면에 추가되었다. 원형 섹터 사이의 간격과 접지면 슬롯의 위치와 크기 변화에 따른 입력 반사계수와 이득 특성을 분석하여 최적의 설계 변수를 도출하였다. 최적화된 안테나를 FR4 기판에 제작하고 특성을 실험한 결과, 전압 정재파비(VSWR; voltage standing wave) < 2인 대역이 463-1,280 MHz으로 DTV 대역(470-806 MHz)에서 동작하는 것을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제4권3호
• /
• pp.174-181
• /
• 2004

In this paper, we review the four receiver architectures and four methods for multi-standard receiver design. Propose reconfigurable RF block can be used for both low-IF and direct conversion architecture. Also, using reconfigurable mixer method, it can be operated at $2{\sim}6$ GHz range for multi-standard receiver. It consists of wideband mixer, filter, and automatic gain control amplifier and to get wide-band operation, $2{\sim}6$ GHz, wide-band mixer use flexible input matching method. Besides, to design multi-standard receiver, LNA bank that support each standard is necessary and it has good performance to compensate the performance of wide-band mixer. Finally, we design and simulate proposed reconfigurable RF block and to prove that it has acceptable performances for various wireless standards, the LNA bank that supports both IEEE 802.11a/b/g and WCDMA is also designed and simulated with it.

• ETRI Journal
• /
• 제29권5호
• /
• pp.673-675
• /
• 2007

We present the design and fabrication of a 60 GHz medium power amplifier monolithic microwave integrated circuit with excellent gain-flatness for a 60 GHz radio-over-fiber system. The circuit has a 4-stage structure using microstrip coupled lines instead of metal-insulator-metal capacitors for unconditional stability of the amplifier and yield enhancement. The gains of each stage of the amplifier are modified to provide broadband characteristics of input/output matching for the first and fourth stages and to achieve higher gains for the second and third stages to improve the gain-flatness of the amplifier for wideband.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.499-504
• /
• 2017

A UHF CMOS variable gain low-noise amplifier (LNA) is designed for mobile digital TV tuners. The proposed LNA adopts a feedback topology to cover a wide frequency range from 474 to 868 MHz, and it supports the notch filter function for the interoperability with the GSM terminal. In order to handle harmonic distortion by strong interferers, the gain of the proposed LNA is step-controlled while keeping almost the same input impedance. The proposed LNA is implemented in a $0.11{\mu}m$ CMOS process and consumes 6 mA at a 1.5 V supply voltage. In the measurement, it shows the power gain of greater than 16 dB, NF of less than 1.7 dB, and IIP3 of greater than -1.7 dBm for the UHF band.

• 한국정보통신학회논문지
• /
• 제10권1호
• /
• pp.117-122
• /
• 2006

본 논문에서는 MB-OFDM 방식의 초광대역 시스템 응용을 위한 단일 단 cascode 구조의 CMOS 저잡음증폭기를 설계하였다. 광대역 ($3.1GHz\~4.9GHz$) 입력 매칭은 칩 면적과 잡음지수를 줄이기 위해 간단한 대역 통과 필터를 사용하여 수행하였다. $0.18{\mu}m$ CMOS 공정변수를 사용하여 모의실험 한 결과, 설계된 증폭기는 9.7dB의 최대 이득, $2.1GHz\~7.1GHz$의 3dB 대역폭, 2dB의 최소잡음지수, -2dBm의 IIP3, -11.8dB 이하의 입력 반사 손실 특성을 보이며, 1.8V 공급 전원전압에 25.8mW의 전력을 소모한다. 칩면적은 패드를 포함해서 $0.74mm^2$이다.

• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.89-94
• /
• 2008

본 논문에서는 서브샘플링 기법을 이용한 직접변환 수신단에 이용할 수 있는 광대역 증폭기와 높은 Q-factor 값을 가지는 대역통과 필터(BPF) 회로를 0.18um CMOS 공정을 이용하여 구현하였다. 광대역 증폭기는 5.4GHz의 대역폭 및 12dB의 파워 이득 특성을 가지며, 대역통과필터는 2.4GHz Bluetooth 규격에서 동작할 수 있도록 설계하였다. RF 신호가 안테나를 통해 광대역 증폭기와 BPF를 통과한 후의 주파수응답 측정결과를 살펴보면, 2.34GHz에서 18.8dB의 파워이득파 31MHz의 대역폭을 갖는다. 이는 대역통과 필터의 Q-factor 값이 75로써 매우 높은 선택도(selectivity) 특성을 나타낸다. 또한, 전체 칩은 8.6dB의 noise-figure 특성과 대역폭 내에서 -12dB 이하의 입력 임피던스 매칭 (S11) 특성을 보이며, 전력소모는 1.8V 단일 전원전압으로부터 64.8mW 이고, 칩 면적은 $1.0{\times}1.0mm2$ 이다.

• 한국전자통신학회논문지
• /
• 제10권1호
• /
• pp.13-20
• /
• 2015

종래의 LDMOS를 사용한 전력증폭기는 AB-급 및 도허티 방식으로 60MHz 대역폭의 협대역에서 55%의 효율을 보여주고 있으나, 기지국의 전력증폭 모듈의 RRH의 적용에 따라 100MHz이상의 대역확장과 60%이상의 고효율 전력증폭기를 요구하고 있으므로, 본 연구에서는 LDMOS FET를 이용한 J-급 전력증폭기를 설계하여 200MHz대역에서 60%이상의 고효율 특성을 나타내었다. 설계한 J-급 전력증폭기는 2차 고조파 부하가 순수한 리액턴스 성분만을 포함하고 작은 양호도 Q 값을 갖도록 출력단 정합회로를 최적화 시켰다. 측정결과 WCDMA 주파수 대역을 포함한 2.06~2.2GHz에서 연속파 신호를 입력하였을 때 62~70%의 전력 부가효율(PAE)의 특성을 갖는 10W급 J-급 전력증폭기를 구현하였다.