• 한국정보전자통신기술학회논문지
• /
• 제2권4호
• /
• pp.59-64
• /
• 2009

본 논문에서는 새로운 형태의 도넛형 결함 접지면 구조를 이용한 공진기의 동작특성과 등가회로을 나타내고, 이것의 접지면에 칩 캐패시터를 추가하여 공진주파수를 가변할 수 있도록 설계하였다. 일반적으로 결함접지면 구조는 병렬 공진 특성을 갖는다. 여기에 집중소자 캐패시터를 추가하면 공진주파수가 낮아지게 된다. 캐패시터 대신에 바랙터다이오드를 이용하면 전압으로써 공진 주파수를 제어할 수 있다. 본 공진기는 전압제어발진기와 가변주파수 대역통과 여파기등에 응용될 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 ICEIC The International Conference on Electronics Informations and Communications
• /
• pp.218-220
• /
• 2004

A new wide-band VCO topology using Miller capacitance is proposed. Contrary to conventional VCO using the Miller capacitance where the variable amplifier gain is negative, the proposed VCO uses both the negative and positive variable amplifier gain to enhance the frequency tuning range significantly. The proposed VCO is simulated using HSPICE. The simulations show that 410MHz and 220MHz frequency tuning range are obtained using the negative .and positive variable amplifier gain, respectively. The tuning range of the proposed VCO is $23\%$ of the center frequency(2.8GHz). The phase noise is -104dBc/Hz at 1MHz offset by simple model. The operating current is only 3.84mA at 2.5V power supply.

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.213-218
• /
• 2007

본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다.