• Spatial Information Research
• /
• 제19권2호
• /
• pp.71-76
• /
• 2011

본 논문에서는 특정 지역의 전력 소비 데이터를 이용하여 safe와 non-safe 전력 부하 라인의 차이를 분석하여 정의하고, 출현패턴을 사용하여 잠재되어 있는 non-safe라인을 식별하기 위하여 제한된 메모리에서 효율적으로 패턴을 찾을 수 있는 TFP-tree 기반의 점진적 출현패턴 마이닝 알고리즘을 제안한다. 특히, 두 개의 다른 최소 지지도 값을 사용하여 전력 소비 데이터와 같은 대용량 데이터에서의 마이닝 문제를 해결한다.

• Journal of Forest and Environmental Science
• /
• 제34권2호
• /
• pp.142-144
• /
• 2018

This paper discusses the development of semi-automatic search program for crown delineation in stand level. The crown of an individual tree was delineated by applying the Watershed (WS) and Valley Following (VF) algorithms. Unmanned Aerial Vehicle (UAV) images were used in the semi-automatic search program to delineate the crown area. The overall accuracy and Khat were used in accuracy assessment. WS algorithm's model showed the overall accuracy and Khat index of 0.80 and 0.59, respectively, in Plot 1. However, the overall accuracy and Khat of VF algorithm's model were 0.78 and 0.51, respectively, in Plot 2.

• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1133-1137
• /
• 2008

스피어 디코딩은 MIMO 심볼검출 기법 중 가장 유망한 기법 중 하나로 알려져 있다. 본 논문에서는 새로운 2 레벨 탐색 스피어 디코딩 알고리즘을 제안한다. 제안된 알고리즘은 심볼검출 시에 성능향상에 영향을 줄 수 있는 유용한 후보군이 이전 단계에서 버려지는 것을 피하기 위해서, 2 레벨 트리 탐색을 동시에 수행한다. 시뮬레이션 결과, 제안된 알고리즘이 BER 측면에서 기존의 알고리즘보다 성능이 우수함을 확인하였다.

• 한국통신학회논문지
• /
• 제29권8A호
• /
• pp.942-949
• /
• 2004

본 논문은 Ubiquitous ID 시스템의 고속 충돌 방지 알고리즘을 제안하고 분석한다. 제안한 Ubiquitous ID 시스템에서의 고속 충돌 방지 알고리즘과 기존의 이진 탐색 알고리즘, time slot을 이용한 slotted 이진 트리 알고리즘, 그리고 Auto-ID 센터에서 제안한 bit-by-bit 이진 트리 알고리즘을 수학적으로 비교 및 분석하였다. 수학적 분석 결과는 OPNET 모의실험을 통하여 그 결과를 검증하였다. 분석결과에 의하면 제안한 알고리즘의 성능이 기존의 충돌 방지 알고리즘 중 가장 좋은 성능을 보이는 bit-by-bit 이진 트리 알고리즘과 비교할 때 리더의 전송요구에 응답한 순차적인 태그의 개수가 20개일 경우에는 약 5%정도의 성능이 향상되었으며 리더의 전송요구에 응답한 태그의 개수가 200개일 경우에는 100%의 성능이 향상되었다.

• 한국산학기술학회논문지
• /
• 제20권3호
• /
• pp.562-569
• /
• 2019

최근에 원 거리에서 폭발 물질의 감지를 위해 라만 분광 기기의 관심이 점차 증가하고 있다. 더불어 측정된 화학물질에 대한 라만 스펙트럼을 대용량 데이터베이스의 알려진 라만 스펙트라와 비교하여 식별할 수 있는 고속 검색 방법에 대한 요구도 커지고 있다. 지금까지 가장 간단하고 널리 사용되는 방법은 주어진 스펙트럼과 데이터베이스 스펙트라 사이의 유클리드 거리를 계산하고 비교하는 방법이다. 하지만 고차원 데이터의 속성으로 검색의 문제는 그리 간단하지 않다. 가장 큰 문제점중의 하나는 검색 방법에 있어서 연산량이 많아 계산 시간이 너무 오래 걸린다는 것이다. 이러한 문제점을 극복하기 위해, 우리는 정렬된 분산에 따른 MPS Sort+PDS 방법을 제안하였다. 이 방법은 벡터의 두 개의 주요한 특징으로 평균과 분산을 사용하여 후보가 될 수 없는 많은 코드워드를 계산하지 않으므로 연산량을 줄이고 계산 시간을 줄여준다. 본 논문에서 우리는 기존의 방법보다 더욱 더 향상된 2가지 새로운 방법의 고속 검색 알고리즘을 제안한다. PCA+PDS 방법은 전체 데이터를 사용하는 거리 계산과 똑같은 결과를 가지면서 PCA 변환을 통해 데이터의 차수를 감소시켜 계산량을 줄여준다. Hierarchical Cluster Tree 알고리즘은 PCA 변환된 스펙트라 데이터를 사용하여 이진 계층 클러스터 트리를 만든다. 그런 후 입력 스펙트럼과 가장 가까운 클러스터부터 검색을 시작하여 후보가 될 수 없는 많은 스펙트라를 계산하지 않으므로 연산량을 줄이고 계산 시간을 줄여준다. 실험은 정렬된 분산에 따른 MPS Sort+PDS와 비교하여 PCA+PDS는 60.06%의 성능 향상을 보였다. Hierarchical Cluster Tree는 PCA+PDS와 비교하여 17.74%의 성능향상을 보였다. 실험결과는 제안된 알고리즘이 고속 검색에 적합함을 확인시켜 준다.

• 인터넷정보학회논문지
• /
• 제16권6호
• /
• pp.23-30
• /
• 2015

빅 데이터가 이슈화됨에 따라 데이터 분석의 결과를 기반으로 동작하는 많은 응용들이연구되고 왔고, 대표적인 응용들은 전자상거래 시스템의 상품 추천 서비스, 검색 엔진에서의 검색 서비스, 소셜 네트워크 서비스에서의 친구 추천 서비스 등이 있다. 본 논문은 기존의 데이터 마이닝 기법 중 데이터 집합에서 나타나는 유사한 패턴들을 마이닝하는 빈발 패턴 트리와 컴퓨터 과학의 이론에 기초한 결정트리를 결합하여 결정 빈발 트리 알고리즘을 제안한다. 이는 기존의 빈발 패턴 트리 알고리즘은 패튼 트리에서 패턴 생성에 대한 정확성은 보장되나 소셜 데이터처럼 다양한 패턴이 나타는 데이터에 대해서는 많은 수의 패턴들을 생성시켜 분석에 대한 어려움이 있어, 서브트리들과의 수렴 여부를 판단하는 모델로 변형시켜 문제를 개선한다. 또한 맵리듀스로 모델링하여 분산처리를 통한 고속 처리 알고리즘을 제시한다.

• International Journal of Contents
• /
• 제2권1호
• /
• pp.34-38
• /
• 2006

In this paper, an overview of anti-collision algorithm for RFID system of a standard EPC Class1 protocol is presented, and the binslotted dynamic search algorithm (BDS) based upon the slotted ALOHA and binary tree procedure is proposed and analyzed. Also, the performance is evaluated as comparing the BDS algorithm with the standard bin-slotted algorithm (BSA) through the simulation program. The performance of the proposed BDS algorithm is improved by dynamically identifying the collided-bit position and the collided bins stored in the stack of the reader. As the results, the number of request command that a reader send to tags in the reader s interrogation zone and the total recognition time are decreased to 59% as compared with BSA algorithm. Therefore, the tag identification performance is fairly improved by resolving a collision problem using the proposed BDS algorithm.

• 한국정보과학회논문지:데이타베이스
• /
• 제29권3호
• /
• pp.193-206
• /
• 2002

이 논문에서는 고차원 색인 구조인 CIR-트리를 위한 효율적인 벌크로딩 알고리즘을 설계하고 구현한다. 벌크로딩 기법은 대량의 고차원 데이타가 색인 구성 시 함께 주어지는 경우 색인의 구성을 빠르게 하고 구축한 색인의 검색 성능을 향상시킨다. CIR-트리는 반드시 필요한 차원만 이용해서 비단말 노드의 엔트리를 구성하기 때문에 엔트리 크기가 일정하지 않다. 이 특성은 비단말 노드의 분기율을 높이고 탐색 성능을 향상시키는 효과가 있다. 기존에 다차원 및 고차원 색인구조를 위한 벌크로딩 기법이 제안되었지만 이러한 CIR-트리의 특징을 제대로 살릴 수 있는 방법은 없다. 이 논문에서는 기존의 벌크로딩 알고리즘을 개선하면서 CIR-트리의 특징을 효과적으로 색인 구성에 반영할 수 있는 알고리즘을 제안한다. 또한 이를 BADA-III의 하부 저장 시스템인 MiDAS-III에서 구현하고 다양한 실험을 통해 그 성능을 입증한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1987년도 전기.전자공학 학술대회 논문집(II)
• /
• pp.1434-1437
• /
• 1987

We present a very simple algorithm for reducing the encoding (codebook search) complexity of vector quantization (VQ), exploiting some features of a vector currently being encoded. A proposed VQ of 16 (=$4{\times}4$) vector dimension and 256 codewords shows a slight performance degradation of about 0.1-0.9 dB, however, with only 16 or 32 among 256 codeword searches, i.e., with just 1/16 or 1/8 search complexity compared to a full-search VQ. And the proposed VQ scheme is also compared to and shown to be a bit superior to tree-search VQ with regard to their SNR performance and memory requirement.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.152-156
• /
• 2013

This paper presents a fast-lock dual-loop successive approximation register-controlled duty-cycle corrector (SARDCC) circuit using a mixed (binary+sequential) search algorithm. A wider duty-cycle correction range, higher operating frequency, and higher duty-cycle correction accuracy have been achieved by utilizing the dual-loop architecture and the binary search SAR that achieves the fast duty-cycle correcting property. By transforming the binary search SAR into a sequential search counter after the first DCC lock-in, the proposed dual-loop SARDCC keeps the closed-loop characteristic and tracks variations in process, voltage, and temperature (PVT). The measured duty cycle error is less than ${\pm}0.86%$ for a wide input duty-cycle range of 15-85 % over a wide frequency range of 0.5-2.0 GHz. The proposed dual-loop SARDCC is fabricated in a 0.18-${\mu}m$, 1.8-V CMOS process and occupies an active area of $0.075mm^2$.