• 한국정보과학회논문지:정보통신
• /
• 제35권2호
• /
• pp.166-172
• /
• 2008

본 논문은 Ad-hoc 차량통신(Inter-Vehicle Communication)을 위한 자율분산 프레임 동기화 시스템을 제안하였으며, Ad-hoc 차량통신의 특징인 프레임 타이밍과 페이딩 환경에서의 차량위치, 차량대수 및 수신 전력이 시시각각 변화하는 시간변수에 적응할 수 있도록 고려하였다. 제안된 기법은 기지국간의 동기방식을 이용하여 동기를 획득하는 분산 동기화 시스템과 중앙 통제되는 개인통신시스템과는 차이가 있다. 이 시스템은 Ad-hoc 차량통신을 위한 자율분산 프레임 동기화 기법, 알고리즘의 고속화 및 네트워크에 새로 가입하는 차량을 위한 동기화 프로토콜 제안과 고속도로를 기반으로 프레임 타이밍 에러 개선을 위한 대역확산 차간거리 측정 방식을 포함하고 있다. 제안방식의 성능 평가를 시뮬레이션을 통하여 검증하였고, Ad-hoc 차량통신이 고속도로 환경에서 주위의 차량들에 대해서도 적용될 수 있다는 것을 확인하였다.

• 전기전자학회논문지
• /
• 제14권1호
• /
• pp.25-32
• /
• 2010

본 논문에서는 다중경로 환경 하에서 ISO/IEC 24730-2 국제표준에 기반한 실시간 위치추적 시스템(Real-time Locating Systems, RTLS)의 위치 정확도를 분석한다. RTLS 수신기는 송신 데이터 검출을 위한 복조 기능뿐만 아니라 수신 신호로부터 도착시간 정보를 얻을 수 있어야 한다. 일반적으로, 다중경로 환경에서 수신 신호는 직접 경로와 간접 경로를 통해 왜곡된 형태를 갖게 된다. 이러한 다중경로 성분들은 첫 번째 도착 신호의 수신시간을 결정하는데 매우 중요한 역할을 한다. 다중경로 환경하에서 RTLS의 위치 오차를 분석하기 위해 노이즈 잡음은 고려하지 않고 두 개의 다중경로가 존재하는 환경을 고려하기로 한다. 모의실험 및 실제 실험 결과에 의하면, 두 경로 성분 간 지연 시간차가 1.125 Tc 이상에서는 위치 오차가 발생하지 않으나 0.5 Tc 이내에서는 2.4m 정도의 위치 오차가 생기게 된다. 또한 지연 시간차가 1Tc 보다 작은 경우 두 경로 성분의 분해능은 상대적인 위상 차이에 따라 크게 영향을 받음을 확인할 수 있다.

• 한국콘텐츠학회논문지
• /
• 제16권10호
• /
• pp.477-482
• /
• 2016

본 논문은 ECC(error correcting code)의 오버헤드를 고려한 패리티의 저장 정책 및 그에 따른 낸드 플래시 메모리 컨트롤러의 구조를 제안한다. 일반적인 낸드 플래시 메모리의 용법은 데이터 영역과 스페어 영역을 분리하는 것이다. ECC 패리티는 낸드 플래시 메모리에 데이터가 입력될 때 생성된다. 일반적으로 ECC의 메시지 길이는 낸드 플래시 메모리의 한 페이지 보다 작기 때문에, 각 메시지의 패리티를 모두 모아 스페어 영역에 저장하게 된다. 읽기 동작 시에는 데이터 영역에 이어 스페어 영역의 ECC 패리티까지 모두 읽은 후에 ECC 처리를 통한 데이터 정정이 가능하다. 이 때 발생하는 오버헤드를 줄이기 위해 데이터/스페어 영역의 구분없이 ECC 처리된 데이터와 패리티를 연속으로 저장하는 분산형 정책을 사용하였다. 제안된 분산형 정책과 기존의 수집형 정책의 오버헤드를 설계적인 측면과 타이밍 측면으로 분석하고, 그에 맞는 낸드 플래시 메모리 컨트롤러의 구조를 제시한다. 페이지의 크기에 따른 액세스 시간을 시뮬레이션을 통해 분석한 결과, 읽기 동작 시, 분산형 정책의 액세스 시간이 수집형 정책에 비해 짧았고 페이지의 크기가 커질수록 감소율이 컸다. 실험에 사용된 16KB의 페이지 크기를 갖는 낸드 플래시 메모리의 경우 분산형 정책의 액세스 시간이 수집형 정책에 비해 13.6% 감소하였다. 이는 4GB 크기의 영상 파일을 읽을 때 약 1분가량의 시간이 단축되는 효과를 얻을 수 있다. 또한 읽기 동작이 많은 SSD(solid state drive)의 특성 상 전반적인 시스템의 성능 향상을 기대할 수 있다.

• 한국통신학회논문지
• /
• 제34권11A호
• /
• pp.882-890
• /
• 2009

본 논문에서는 Loran 신호를 이용하여 원거리통신망 및 전력 분배망과 같은 국가 기반 산업에 대한 망동기를 이루고자 할 때에 Loran 수신기에서 수신한 신호에 대한 위상 동기를 잃어 버렸을 때 이를 보상하기 위한 방안에 대해서 논한다. Loran 수신기에서 위상 동기를 잃었을 때에는 수신기 내에 있는 오실레이터가 자유구동을 하게되고, 따라서 이를 기준으로 출력되는 타이밍 동기신호의 성능이 크게 떨어지게 되며, 이때에 ITU G.811 표준에서 요구하는 PRC에 대한 1 us 이하의 요구 성능을 만족시킬 수 없게 된다. 따라서 본 논문에서는 Loran 수신기가 위상 동기를 잃었을 때 이를 보상하기 위해 보상 알고리즘을 사용하여 위상 점프를 보상하는 방법에 대해 제안했으며, 이에 대해 실측한 데이터에 대한 MTIE 성능을 분석하였다. 성능 분석 결과 제안된 방법을 사용하면 1시간 간격으로 동기를 잃었을 경우에 30 분 평균 이하의 스무딩 값을 사용할 경우 대략 0.6 us 이하의 MTIE 값을 보여서 산업체 표준에서 요구하는 1 us 이내의 PRC 성능을 충분히 만족시킬 수 있음을 확인하였다.

• 한국컴퓨터산업학회논문지
• /
• 제7권4호
• /
• pp.309-320
• /
• 2006

부정확한 실시간 시스템은 시간적으로 긴급한 태스크들을 융통성있게 스케쥴링해 줄 수 있다. 총 오류를 최소화시키면서 0/1 제약조건과 시간적 제약조건들을 모두 만족시키는 대부분의 스케쥴링문제들은 선택적태스크들이 임의의 수행시간을 갖고 있을 때 NP-complete이다. Liu는 단일처리기상에서 0/1제약조건을 갖는 태스크들을 총 오류가 최소화되도록 스케쥴링시킬 수 있는 합리적인 전략을 제시하였다 또한, 송 등은 다중처리기상에서 0/1제약조건을 갖는 태스크들을 총 오류가 최소화되도록 스케줄링 시킬 수 있는 합리적인 전략을 제시하였다. 그러나, 이러한 알고리즘들은 모두 오프라인 알고리즘들이다. <중략> 두 알고리즘들 사이의 성능비교의 결과로서, 선택적 태스크들이 그들의 실행요구시간의 임의의 순서대로 스케쥴될 때는 제안된 알고리즘이 NORA 알고리즘과 비슷한 총오류를 산출하지만 특별히 선택적 태스크들이 그들의 실행요구시간의 오름차순으로 스케쥴될 때는 제안된 알고리즘이 NORA 알고리즘보다 더 적은 총오류를 산출할 수 있음이 밝혀졌다. 본 논문에서 제시된 알고리즘은 레이다의 추적, 이미지 처리, 미사일 제어 등의 응용에서 효과적으로 적용될 수 있다.

• 한국항공우주학회지
• /
• 제45권10호
• /
• pp.863-871
• /
• 2017

헬리콥터 능동진동제어시스템에 널리 이용되는 LMS (least mean square) 알고리즘은 전방경로 (forward path) 전달함수와 에러 신호의 연산을 통해 제어 입력을 계산한다. 에러 신호가 정현파 형태일 경우, 기준 신호에 동기화된 진동수, 위상을 가지는 코사인과 사인 함수의 조합으로 표현될 수 있다. 제어 신호 또한 동일한 진동수를 가지게 되므로 제어 입력의 코사인, 사인 성분의 크기만 계산하고, 기준 신호의 진동수, 위상 정보를 활용하면 제어알고리즘은 단순하게 구현될 수 있다. 제어 입력 신호의 계산은 단순한 행렬 연산으로 구현되고, 제어 명령의 변화는 에러 센서의 주파수에 비해 느리기 때문에 제어알고리즘은 낮은 주파수에서 운용 가능하다. 에러 센서의 코사인, 사인 성분을 추출하는 신호처리 알고리즘을 시뮬링크 모델로 구현하고, PIL (processor in the loop) 모드 시뮬레이션을 통해 실시간 작동 성능을 평가하였다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.509-516
• /
• 2014

고속동작용 반도체 메모리 제품에 추가된 CRC는 DDR4와 같은 제품에서 데이타의 신뢰도를 증가시킨다. 기존의 CRC 방식은 부가회로 면적이 커고 많은 지연시간이 발생되어, CRC 계산을 위한 내부 타이밍 마진의 부족을 유발한다. 따라서 메모리 제품 설계에서 데이터 입출력 설계에 심각한 문제를 유발한다. 본 논문에서는 오류검출 회로설계를 위한 CRC 코드 방식을 제시하고, 실시간 matrix형 CRC 방법을 제안하였다. 데이터 비트오류 발생시 오류여부를 실시간으로 시스템에 피드백(feedback) 가능하도록 하였다. 제안한 방식은 기존방식(XOR 6단, ATM-8 HEC코드)대비 부가회로 면적을 60% 개선할 수 있으며, XOR 단 지연시간을 33%개선 할 수 있다. 또한 실시간 에러 검출 방식은 전체 데이터 비트(UI0~UI9)에 대해 평균 50% 이상 오류 검출 속도를 향상시켰다.

• 대한전자공학회논문지TC
• /
• 제43권12호
• /
• pp.61-67
• /
• 2006

본 논문에서는 고속무선통신에 널리 사용되고 있는 직교 주파수 분할 다중화 데이터 전송시스템에서 반송파주파수 옵셋(Offset)에 의한 잔류 위상 오차와 샘플링 주파수 옵셋에 의한 잔류 오차를 추적하고 보상하는 알고리즘을 제안한다. 직교 주파수 분할 다중화 시스템에서는 서로 직교성을 가지는 부반송파들이 디지털 데이터에 의해 변조되어 동시에 전송된다 반송파 주파수 옵셋이 존재하는 경우에는 신호 대 잡음비의 감소 그리고 인접 부반송파의 간섭 등이 발생한다. 또한 송신단과 수신단에서의 샘플링 주파수의 차이로 인한 샘플링 시점의 오차도 직교 주파수 분할 다중화 시스템에서 성능저하의 주요한 요인으로 작용한다. 반송파 주파수의 오차와 샘플링 주파수의 오차는 직교 주파수 분할 다중화 시스템에서 중요한 성질중의 하나인 직교성 상실을 초래하며 이는 성능저하의 원인으로 작용하므로 수신단에서는 지속적으로 잔류 오차를 추적하여 보상해 주는 방식의 적용이 필수적이다. 본 논문에서는 주파수 선택적 페이딩 무선 채널 환경에서 파일롯 데이터뿐만 아니라 채널이득 정보 및 페이로드 데이터를 주파수 오차 추정에 반영하여 추정오차를 줄이고 이 추정 값을 주파수 오차 보상에 반영하여 성능 향상을 달성할 수 있는 방식을 제안한다.

• 한국정보통신학회논문지
• /
• 제13권9호
• /
• pp.1803-1810
• /
• 2009

본 논문은 OFDM을 사용하는 DVB-T 시스템에서 발생하는 IQ 불평형 오류를 추정하고 보상하는 문제를 Matlab으로 성능 평가하고, 이 중 IQ 불평형 오류 추정 보상 회로 부분을 Xilinx의 System Generator를 이용하여 FPGA로 설계 구현하여 성능을 비교 평가한 것이다. 모의실험 결과, Matlab 결과와 System Generator 결과 모두 IQ 불평형 오류가 우수하게 추정 보상됨을 확인하였으며, 또한 구현한 FPGA의 성능을 평가하기 위해 Hardware co-simulation 과정을 통해 Xilinx Sparta3 xc3s1000 fg676-4 target Device에 로딩하고, 타이밍 해석과 resource량도 확인함으로서 성능을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제43권7호
• /
• pp.20-28
• /
• 2006

본 논문에서는 불규칙하고 복잡한 다층(multi-layer) RLC 배선에 대하여 TWA(Traveling-wave-based Waveform Approximation)을 기반으로 한 새로운 시그널 인테그러티 검증에 대한 방법을 제시한다. 실제 레이아웃 구조의 불규칙한 배선을 가상 직선 배선으로 변환하고 이를 TWA 기법을 사용하여 효율적으로 검증하였다. 여기서 제안된 방법은 3차원 구조에 대한 회로 모델을 사용한 일반적인 SPICE 시뮬레이션에 비하여 계산시간을 현저하게 단축시킬 수 있으며, 타이밍의 경우 5% 이내에서, 크로스톡의 경우 10% 이내에서 정확하다는 것을 보인다.