• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.128-136
• /
• 2001

본 논문은 주파수 천이를 적용시킨 광무선(fiber-radio)시스템의 광링크부에 대한 성능분석을 한다. 제시된 광링크부는 CS(control station)에서 얻어진 밀리미터파 대역 광파일럿톤(optical pilot tone)이 하향링크뿐 아니라 상향링크에도 공급되도록 하여 BS(base station)의 구조를 간단히 하였다. 광파일럿톤을 얻기 위해 CS의 EOM(electro-optic modulator)을 MAB(maximum bias), MIB(minimum bias), QB(quadrature bias)로 바이어스를 달리할 수 있으며 각각의 경우에 따라 링크의 성능을 분석한다. 분석은 레이저 광원의 전력이 일정한 경우와 PD(photo detector)에 수신되는 광 DC 전력이 일정한 경우에 대해서 행하여지며 각 경우에 대해서 최적의 하향링크 CNR 및 상향링크 SFDR(spurious free dynamic range)을 얻기 위해 효과적인 바이어스 방식을 제시한다

• 대한전자공학회논문지SD
• /
• 제44권4호
• /
• pp.1-9
• /
• 2007

아날로그 광전송 시스템의 성능평가에 있어 광송신기의 선형성은 매우 중요한 파라미터이다. 본 논문에서는 피드포워드 보상회로를 적용한 광송신기에서 180도 하이브리드 커플러를 사용하여 위상천이기의 좁은 주파수 반응으로 인해 제한되었던 보상 대역폭을 확장한 새로운 방식의 광대역 아날로그 광송신기 특성에 대해 보고한다. 3차 혼변조 왜곡신호의 크기가 10 dB 이상 감소되는 보상 대역폭이 1.6 GHz를 중심으로 약 200 MHz 까지 확장됨을 확인하였다. 보상기법을 적용한 회로의 대역폭 측정은 네트워크 분석기를 활용하여 효율적으로 수행하였으며, 측정결과를 통해 그 효용성을 입증하였다. 디지털용으로 사용되는 저가의 레이저 다이오드를 사용하여 SFDR (Spurious-Free Dynamic Range)이 약 6 dB/Hz 개선됨을 실험적으로 확인하여 본 연구의 유효성을 검증하였다.

• 한국전자파학회논문지
• /
• 제11권2호
• /
• pp.294-301
• /
• 2000

RF(radio frequency) 시스템의 송신탄을 설계할 때 고려해야 할 중요한 요소 중의 하나인 EMI(Electro magnetic interference)의 규격시험에서 항상 문제시되는 것이 송신기의 출력 스펙트럼에서 나타나는 불요 신호(Spurious interference) 이다. 이 불요 성분들 중 특히 문제가 되고 있는 것이 국부발진기(LO; Local oscillator)로부터 누설되는 LOL(Local oscillator leakage) 성분이다. 이 LOL성분은 국부발진기에서 누설(leakage)되어 RF단의 증폭기를 통하여 증폭되어 최종 출력에서 매우 높은 선호의 크기로 나타난다. 일반적으로 LOL을 제거하기 위해 서 너치필터(Notch filter) 또는 대역통과필터 (Band pass filter)를 사용해왔다. 본 논문에서는 국부발진기로부터 누설되는 불요 성분, 즉 LOL성분을 제거하는 방법으로 LOL과 동일한 크기를 가지고 위상 차이가 $180^{\circ}$인 신호를 국부발전기의 출력에서 만들어 믹서( Mixer)의 출력단에 더함으로써 LOL성분을 효과적으로 제거한다. 본 방 식을 무선랜(WLAN; Wireless 1$\infty$al area network) 시스템에 적용한 결과. 기존의 방식보다 30 dB 이상 LO 누설선호플 감쇄시킬 수 있었다 또한 본 방식은 RF 시스댐을 소형화 및 MMIC(Monolithic microwave integrated C circuit)화 할 경우 종전의 방법보다 효과적일 것으로 기대된다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.67-74
• /
• 2013

본 논문은 무선 센서분야를 위한 1MS/s rate의 저 전력 12-bit 2단계 저항 열 DAC를 제시하고 있다. 2단계 저항 열 구조를 채택함으로써 복잡함을 줄이고, 소비 전력을 최소화 하고 변환속도를 증가 시킬 수 있었다. 이 칩은 $0.18{\mu}m$ CMOS 공정에서 제작 되었으며, Die 면적은 $0.76{\mu}m{\times}0.56{\mu}m$ 이다. 1.8V의 공급 전압으로부터 측정된 전력 소비는 1.8 mW 이다. 샘플링 주파수가 1MHz 이하에서 측정된 동적 동작범위(Spurious-Free Dynamic Range: SFDR)은 70dB 이다.

• 대한전자공학회논문지SD
• /
• 제40권8호
• /
• pp.580-587
• /
• 2003

본 논문에서는 진행파형 전계흡수 변조기 (TW-EAM: traveling-wave electroabsorption modulator)의 선형성을 분석하기 위한 새로운 모델을 제시한다. TW-EAM은 소자의 길이, 마이크로파 손실 (microwave loss, ML), 그리고 임피던스 부정합에 의한 내부반사(internal reflection, IR) 등이 소자의 선형성에 영향을 미친다. 소자의 길이의 증가는 혼변조 왜곡 (intermodulation distortion, IMD)이 최소가 되는 전원전압의 크기를 감소시킨다. ML의 증가는 3차 혼변조 왜곡 (third-order IMD, IMD3)의 감소와 동시에 출력신호의 전력도 감소시킨다. IR은 입력주파수의 파장과 소자의 길이에 따라 각기 다른 IMD 특성을 나타낸다. ML 또는 IR에 의한 SFDR (spurious-free dynamic-range)의 변화는 거의 없었으며, TW-EAM의 IR을 이용하면 ML에 의한 신호 전력의 감쇄를 보상해 줄 수 있음도 알 수 있었다. 결과적으로 50 GHz 대역의 RF-광통신용 TW-EAM은 길이가 0.8 mm이고 출력단의 임피던스 부정합을 이용하면서 최소의 손실을 가지는 구조가 적당함을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제19권11호
• /
• pp.1193-1203
• /
• 2008

능동 안테나는 수동 안테나에 비하여 소형으로 광대역 특성 및 높은 이득을 얻을 수 있으나, 잡음 및 불요파 신호가 발생되는 단점이 있다. 또한, 수신 시스템의 초단부에 위치하므로, 고감도 수신 시스템을 위하여 불요파 신호 특성이 좋아야 한다. 본 연구에서는 출력단 P1dB가 3 dBm 이상이고 $100{\sim}500\;MHz$에서 동작하며, 실환경에서 높은 선형 특성을 갖는 능동 안테나를 개발하였다. 이를 위하여 공통 드레인 FET와 2단 BJT의 능동 회로를 구성하였고, ADS를 이용하여 능동 안테나를 설계하였다. 제작된 능동 안테나의 평균 이득, 평균 잡음 지수, OIP3, VSWR 및 P1dB는 각각 9.7 dBi, 10 dB, 14 dBm, 1.7:1 및 3 dBm으로 설계치와 잘 일치하였다. 도심 인근지역에서 측정된 수신 스펙트럼 특성은 설계된 능동 안테나가 CS 구조를 갖는 참고문헌 [9]의 안테나보다 불요파 신호 특성이 약 $10{\sim}30\;dB$가 개선되어 방송 및 상용 신호와 혼재된 상태에서 신호 세기가 약한 미지의 신호를 검출하기 위한 고감도 수신 시스템에 적용할 수 있음을 보였다.

• ETRI Journal
• /
• 제42권4호
• /
• pp.549-561
• /
• 2020

We developed a 0.1-㎛ metamorphic high electron mobility transistor and fabricated a W-band monolithic microwave integrated circuit chipset with our in-house technology to verify the performance and usability of the developed technology. The DC characteristics were a drain current density of 747 mA/mm and a maximum transconductance of 1.354 S/mm; the RF characteristics were a cutoff frequency of 210 GHz and a maximum oscillation frequency of 252 GHz. A frequency multiplier was developed to increase the frequency of the input signal. The fabricated multiplier showed high output values (more than 0 dBm) in the 94 GHz-108 GHz band and achieved excellent spurious suppression. A low-noise amplifier (LNA) with a four-stage single-ended architecture using a common-source stage was also developed. This LNA achieved a gain of 20 dB in a band between 83 GHz and 110 GHz and a noise figure lower than 3.8 dB with a frequency of 94 GHz. A W-band image-rejection mixer (IRM) with an external off-chip coupler was also designed. The IRM provided a conversion gain of 13 dB-17 dB for RF frequencies of 80 GHz-110 GHz and image-rejection ratios of 17 dB-19 dB for RF frequencies of 93 GHz-100 GHz.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권5호
• /
• pp.371-378
• /
• 2015

In this paper, a different type of pulse width modulation (PWM) control scheme for a buck converter is introduced. The proposed buck converter uses PWM with frequency hopping and a low quiescent.current low dropout (LDO) voltage regulator with a power supply rejection ratio enhancer to reduce high spurs, harmonics and output voltage ripples. The low quiescent.current LDO voltage regulator is not described in this paper. A three-bit binary-to-thermometer decoder scheme and voltage ripple controller (VRC) is implemented to achieve low voltage ripple less than 3mV to increase the efficiency of the buck converter. An internal clock that is synchronized to the internal switching frequency is used to set the hopping rate. A center frequency of 2.5MHz was chosen because of the bluetooth low energy (BLE) application. This proposed DC-DC buck converter is available for low-current noise-sensitive loads such as BLE and radio frequency loads in portable communications devices. Thus, a high-efficiency and low-voltage ripple is required. This results in a less than 2% drop in the regulator's efficiency, and a less than 3mV voltage ripple, with -26 dBm peak spur reduction operating in the buck converter.

• 한국정보통신학회논문지
• /
• 제22권8호
• /
• pp.1099-1106
• /
• 2018

본 논문은 장거리 다기능레이더용 주파수합성기 개발에 관한 것으로 다기능레이더 체계의 기능 및 성능을 보장하기 위해 필요한 주파수합성기 성능지표를 도출하고 분석하였다. 다기능레이더는 위상배열 전자 스캔 방식을 적용한 레이더체계이고, 주파수합성기는 STALO를 포함하여 다기능레이더에 필요한 다양한 주파수신호를 합성하는 역할을 수행한다. 다기능레이더 요구사항 분석을 통해 최적의 주파수합성 방식을 선택하고, 회로크기를 포함한 성능 및 기능을 최적화하였다. 도출된 MFR용 주파수합성기 개발규격을 만족하기 위해 DDS-driven Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 주파수 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 및 제작하였다. 제작된 다기능 레이더용 주파수합성기는 위상잡음 -131dBc/Hz@100kHz 이하, 주파수 고정시간 $4.1{\mu}s$ 이하의 성능을 측정하였다.

• ETRI Journal
• /
• 제35권1호
• /
• pp.158-161
• /
• 2013

This letter proposes a low-power current-steering digital-to-analog converter (DAC). The proposed DAC reduces the clock power by cutting the clock signal to the current-source cells in which the data will not be changed. The 10-bit DAC is implemented using a $0.13-{\mu}m$ CMOS process with $V_{DD}$=1.2 V. Its area is $0.21\;mm^2$. It consumes 4.46 mW at a 1-MHz signal frequency and 200-MHz sampling rate. The clock power is reduced to 30.9% and 36.2% of a conventional DAC at 1.25-MHz and 10-MHz signal frequencies, respectively. The measured spurious free dynamic ranges are 72.8 dB and 56.1 dB at 1-MHz and 50-MHz signal frequencies, respectively.