The design of phase error detector based on delayed n-tap rising edge clock:It's DP-PLL system application (지연된 n-탭 상승 에지 클럭을 이용한 위상 오차 검출기의 설계와 DP-PLL에의 적용)
-
- The Journal of Korean Institute of Communications and Information Sciences
- /
- v.23 no.4
- /
- pp.1100-1112
- /
- 1998