• 제어로봇시스템학회논문지
• /
• 제20권5호
• /
• pp.578-583
• /
• 2014

Optical pick-up is a core component for data read/write operations in optical disc drives, and an optical pick-up performance evaluator is an instrument used to analyze the overall performance of an optical pick-up. Due to inevitable errors in an analog measurement circuit, resultant evaluation data is not guaranteed to be accurate. In this paper, a calibration method for an optical pick-up performance evaluator is proposed to ensure evaluation accuracy. Measured data is corrected by a 1st order correction function, and a calibration process based on least-square method is utilized to obtain correction coefficients of the correction function. The proposed calibration method is applied to experiments, and enhanced accuracy is presented with resultant evaluation data.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.469-472
• /
• 2004

In this paper a current mode sense amplifier suitable for 30nm SONOS flash memories read operation is presented. The proposed sense amplifier employs cross coupled latch type circuit and current mirror to amplify signal from selected memory cell. This sense amplifier provides fast response in low voltage and low current dissipation. Simulation results show the sensing delay time and current dissipation for power supply voltages Vdd to expose limitations of the sense amplifier in various operating conditions.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.727-730
• /
• 2005

In this paper, we propose a new current sense amplifier for low-voltage, high-speed SRAM. As a supply voltage is reduced, a sensing delay is increased owing to reduced cell read current. It causes a low-speed operation in SRAM. To overcome this problem, we present a new current sense amplifier which consists of the current-mirror type circuit with feedback structure. For demonstration, a 0.8-V, 256-Kb SRAM incorporating the proposed current sense amplifier has been designed with $0.18-{\mu}m$ CMOS technology. The simulation results show 15.6ns of the sensing delay reduction in comparison with a previous current sense amplifier and 11.5ns of the sensing delay reduction in comparison with a voltage sense amplifier.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.556-559
• /
• 2003

본 연구에서는 각종 산업 현장의 라인에 긴급 정지 장치로 병설되는 풀 코드 스위치의 동작위치를 판별하는 시스템에 대하여 다룬다. 본 논문에서는 스위치에 일정한 ohmic 저항을 삽입하고 스위치의 연결 상태에 따라 저항값이 변하는 것을 검출하여 어느 스위치가 동작했는지 판별하는 방안을 제시한다. 또, 본 연구에서는 인식률을 제고하기 위한 회로구성을 제안하고 전형적인 특성을 보이며, 동작된 스위치의 위치를 PLC에서 인식할 수 있는 장치를 개발하는 것이 목적이다.

• Journal of Electrical Engineering and Technology
• /
• 제3권3호
• /
• pp.430-435
• /
• 2008

In the paper, an algorithm called a Constraint algorithm is proposed to solve the fan-in problem occurred in ADC encoding circuits. The Flash ADC architecture uses a double-base number system (DBNS). The DBNS has known to represent the multi-dimensional logarithmic number system (MDLNS) used for implementing the multiplier accumulator architecture of FIR filter in digital signal processing (DSP) applications. The authors use the DBNS with the base 2 and 3 to represent binary output of ADC. A symmetric map is analyzed first, and then asymmetric map is followed to provide addition read DBNS to DSP circuitry. The simulation results are shown for the Double-Base Integer Encoder (DBIE) of the 6-bit ADC to demonstrate an effectiveness of the Constraint algorithm, using $0.18{\mu}\;m$ CMOS technology. The DBIE’s processing speed of the ADC is fast compared to the FAT tree encoder circuit by 0.95 GHz.

• 전자통신동향분석
• /
• 제28권5호
• /
• pp.83-92
• /
• 2013

IT 기술이 발달함에 따라 저전력, 초소형 센서노드를 설치하여 무인으로 정보를 얻을 수 있는 시스템의 도입이 점차 확대되는 추세이며, 이것을 위하여 온도, 습도, 가스 등 환경정보를 획득할 수 있는 센서뿐만 아니라 초소형 저전력 복합환경센서 ROIC(Read-Out Integrated Circuit)의 중요성이 증가하고 있다. 또한 휴대폰, 노트북, 스마트폰, 태블랫 PC 등의 모바일 IT 제품들은 빠르게 소형화, 슬림화, 저전력화 되고 있다. 이런 시스템의 요구에 따라 음향부품도 기본적인 음향감지/출력 성능 이외에 크기 및 소모전력이 중요한 기능요소로 크게 부각되고 있으며, 이것을 위하여 소형화, 저가격화가 가능한 MEMS(Microelectromechanical Systems) 음향센서 및 ROIC 개발이 요구되고 있다. 따라서 본고에서는 복합환경센서 ROIC 및 MEMS 마이크로폰 ROIC의 기술동향 등에 대해서 고찰하고자 한다.

• 대한전자공학회논문지
• /
• 제10권2호
• /
• pp.16-22
• /
• 1973

γ선 또는 β선의 방사선에 의한 오염을 신속히 발견하고 그러한 위험이 있는 장소의 계수률을 항상 감시할 수 있는 방사선 감시장치에 관한 연구이다. 이 장치에 사용되는 회로중 펄스 증폭기에 관한 상세한 해석을 하였으며 파고선별회로의 설계식을 유도하였다. 장치는 완전 트랜지스터화 하였고 방사선의 계수률은 최고 10k pps까지 미터로 읽을 수 있는 동시에 확성기로도 들을 수 있게 하였다.

• 한국통신학회논문지
• /
• 제21권11호
• /
• pp.2850-2861
• /
• 1996

This paper describes the design of AATM switch LIS of shared buffer type with linked-list architecture to control memory access. The proposed switch LSI consists of the buffer memory, controller and FIFO memory blocks and two special circuits to avoid the cell blocking. One of the special circuit is a new address control scheme with linked-list architecture which maintains the address of buffer memory serially ordered from write address to read address. All of the address is linked as chain is operated like a FIFO. The other is slip-flag register it will be hold the address chain when readaddress missed the reading of data. The circuits control the buffer memory efficiently and reduce the cell loss rate. As a result the designed chip operates at 33ns and occupied on 2.7*2.8mm$^{2}$ using 0.8.mu.m CMOS technology.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.589-590
• /
• 2008

This paper describes an improved design of graphic memory for QVGA ($320{\times}240\;RGB$) - scale 262k-color LCD Driver IC. A distributor block is adopted to reduce graphic RAM area, which is accomplished with 1/8 data lines of the previous structure. In line-read operation, the drivabilty of memory array cell is improved by partitioning a word line according to the row address. The proposed graphic memory circuit has been designed in transistor level using $0.18{\mu}m$ CMOS technology library and verified using Hsim.

• 대한전자공학회논문지
• /
• 제8권1호
• /
• pp.1-8
• /
• 1971

G-M 계수관을 이용한 beta와 gamma 선에 민감한 survey meter에 관한 연구이다. 이 장치는 완전 transistor화 되어 있으며 건전지로 동작하게 되어 있고 2.5, 25 및 250MR/HR의 3가지의 full-scale meter range를 직독하게 되어 있다. Counting-rate meter 회로를 이루고 있는 collector 결합 단안정 multivibrator와 전원회로의 de-dc 변환로를 이루고 있는 무안정 blocking 발진기의 해석을 하였고 설계식을 유도하였다. G-M 계수관의 분해시간을 높이기 위하여 0.5v 정도의 낮은 전압으로 triggering할 수 있게 설계하였다.