• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.548-557
• /
• 2018

In this paper, Asynchronous Self-Power Gating technique (ASPG) is used to reduce consumption power in asynchronous digital watch application. The power gating control signal is automatically generated by internal system operation characteristics instead of using replica circuit delay or four-phase handshaking protocol. Isolation cell is designed to insert it between power gating domain and normal operation domain. By using self-power gating circuit, asynchronous digital watch application consumes very low power and maintains data during sleep mode. The comparison results show the proposed ASPG technique saves leakage power up to 40.47% and delay time is reduced to 71% compared to the conventional circuit.

• 대한전자공학회논문지SD
• /
• 제49권2호
• /
• pp.23-30
• /
• 2012

본 논문에서는 음 바이어스 온도 불안정성 (NBTI) 효과에 의해서 야기되는 파워 게이팅 구조의 성능 저하와 증가하는 기상시간을 보상하기위한 새로운 적응형 헤더기반의 파워 게이팅 구조를 제안한다. 제안된 구조는 두 개의 패스 (two-pass)를 가지는 파워 게이팅 구조에 기반을 둔 폭 변화 헤더(header)와 적응형 제어를 위한 새로운 NBTI 센싱 회로로 구성된다. 본 논문의 시뮬레이션 결과는 적응형 제어를 하지 않는 파워 게이팅의 시뮬레이션 결과와 비교되며, 그 결과는 파워 게이팅 구조에서 누설 전력과 돌입 전류(rush current)을 작게 유지하면서 회로 지연과 기상시간에 대한 NBTI 의존성이 단지 3% 와 4% 내로 줄어든다는 것을 보여준다. 본 논문에서는 45nm CMOS 공정과 NBTI 예측 모델이 제안된 회로를 구성하기 위해서 사용된다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.28-35
• /
• 2015

본 논문은 클럭 게이팅 구동신호를 이용한 전력 모델링 방법에서 회로에서 나타나지 않는 잉여 전력 상태를 확인함으로써 전력 상태 수를 줄이는 방법을 제안한다. 회로에 나타나지 않는 전력 상태를 확인하기 위해 함수적 종속성과 구조적 종속성을 확인한다. 본 논문에서는 2개의 클럭 게이팅 구동신호 간에 나타나는 함수적 종속성 중 동치 관계, 역관계, 포함 관계만을 다룬다. 구조적 종속성은 클럭 게이팅 셀의 위치적 특성에 의한 종속성을 의미한다. 두 종속성으로 발견한 관계를 이용해 전력상태의 수를 줄였으며, 감소 후 남은 전력 상태수를 세기위해 이진결정다이어그램을 사용하였다. 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 알고리즘 적용 전 대비 평균 59%까지 감소시켰다.

• 전기학회논문지
• /
• 제56권1호
• /
• pp.88-99
• /
• 2007

In this paper, a novel new pulse power generator based on IGBT stacks is proposed for pulse power application. Because it can generate up to 60kV pulse output voltage without any step- up transformer or pulse forming network, it has advantages of fast rising time, easiness of pulse width variation and rectangular pulse shape. Proposed scheme consists of series connected 9 power stages to generate maximum 60kV output pulse and one series resonant power inverter to charge DC capacitor voltage. Each power stages are configured as 8 series connected power cells and each power cell generates up to 850VDC pulse. Finally pulse output voltage is applied using total 72 series connected IGBTs. To reduce component for gate power supply, a simple and robust gate drive circuit is proposed. For gating signal synchronization, full bridge invertor and pulse transformer generates on-off signals of IGBT gating with gate power simultaneously and it has very good characteristics of short circuit protection.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.842-845
• /
• 2018

본 논문에서는 열전에너지 하베스팅에 의해 구동되는 센서 회로를 저전력으로 동작시킬 수 있는 방법을 제안하였다. 본 논문에서 사용되는 열전소자를 이용하면 에너지 하베스팅 회로에서 8uA의 전류를 얻을 수 있다. 그러나 구동하려고 하는 센서의 전류 소비는 이보다 훨씬 크기 때문에, 본 논문에서는 하드웨어 방법으로 power gating scheme을 이용한 저전력 구동과 소프트웨어적으로 active/sleep control scheme을 이용한 저전력 구동 방법을 센서 회로에 적용하여 센서 회로의 전류 소비를 감소시킬 수 있음을 보였다. 먼저 하드웨어 power gating scheme을 사용할 때에는 파워 게이트의 Toff/Ton의 비를 22보다 더 크게 하면, 센서 회로의 전류 소비가 8uA 이하로 줄어드는 것을 확인하였다. 또한 소프트웨어 기반의 active/sleep control scheme에 의한 저전력 구동에서는 Tslp/Tact의 비를 3 이상으로 설정해주면 전류 소비를 8uA 이하로 줄일 수 있음을 확인하였다. 본 논문에서의 결과는 열전에너지 하베스팅에 의해서 구동되는 다양한 센서 회로 설계 및 구현에 도움이 될 것으로 생각된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 추계학술대회 논문집
• /
• pp.43-46
• /
• 2007

In this paper, a novel new pulse power generator based on IGBT stacks is proposed for pulse power application. Proposed scheme consists of series connected 9 power stages to generate maximum 60kV output pulse and one series resonant power inverter to charge DC capacitor voltage. Each power stages are configured as 8 series connected power cells and each power cell generates up to 850VDC pulse. Finally pulse output voltage is applied using total 72 series connected IGBTs. The synchronization of gating signal is important for series operation of IGBTs. For gating signal synchronization, full bridge inverter and pulse transformer generates on-off signals of IGBT gating and specially designed gate power circuit was used. Proposed scheme has lots of advantages such as long lifecyle, compact size, flat topped pulse forming, small weight, protection for arc, high efficiency and flexibility to generate various kinds of pulse output.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.917-918
• /
• 2006

In this paper, a novel new pulse power generatorbased on IGBT stacks is proposed for pulse power application. Proposed scheme consists of series connected 9power stages to generate maximum 60kV output pulse and one series resonant power inverter to charge DC capacitor voltage. Each power stages are configured as 8 series connected power cells and each power cell generates up to 850VDC pulse. Finally pulse output voltage is applied using total 72 series connected IGBTs. The synchronization of gating signal is importantfor series operation of IGBTs. For gating signal synchronization, full bridge inverter and pulse transformer generates on-off signals of IGBT gating and specially designed gate power circuit was used.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.904-905
• /
• 2008

In this paper, a novel 60kV, 300A, 3kHz pulsed power supply based on IGBT stacks is proposed. Proposed scheme consists of series connected 9 power stages to generate maximum 60kV output pulse and 15kW series resonant power inverter to charge DC capacitor voltage. Each power stages are configured as 8 series connected power cells and each power cell generates up to 830VDC, 300A pulses. Finally pulse output voltage is applied using total 72 series connected IGBTs. The synchronization of gating signal is important of series operation of IGBTs. For gating signal synchronization, full bridge inverter and pulse transformer generates on-off signals of IGBT gating and specially designed gate power circuit was used.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.555-562
• /
• 2008

본 논문에서는 RTL 수준에서의 클록 게이팅을 이용한 실제적인 저전력 설계 기술에 대해서 제안하고자 한다. 상위 수준의 회로 설계자에 의해 시스템의 동작을 분석하여 클록 게이팅을 위한 제어기를 이용하는 것이 가장 효율적인 전력 감소를 가져 온다. 또한 직접적으로 클록 게이팅을 수행하는 것보다는 합성툴이 자연스럽게 게이팅된 클록을 맵핑할 수 있도록 RTL 수준에서 유도하는 것이 바람직하다. RTL 코딩 단계에서부터 저전력이 고려되었다면 처음 코딩단계에서부터 클록을 게이팅 시키고, 만일 고려되지 않았다면 동작을 분석한 후에 대기 동작인 부분에서 클록을 게이팅 한다. 그리고 회로의 동작을 분석한 후에 클록의 게 이팅을 제어하기 위한 제어기를 설계하고 합성 툴에 의해 저전력 회로에 해당하는 netlist를 얻는다. 결과로부터 상위수준의 클록 게이팅에 의해 레지스터의 전력이 922 mW에서 543 mW로 42% 감소한 것을 확인할 수 있다. Power Theater 자체의 synthesizer를 이용하여 netlist로 합성한 후에 전력을 측정했을 경우에는 레지스터의 전력이 322 mW에서 208 mW로 36.5% 감소한 것을 확인할 수 있다.

• 센서학회지
• /
• 제26권3호
• /
• pp.209-213
• /
• 2017

The delay-insensitive Null Convention Logic (NCL) asynchronous design as one of innovative asynchronous logic design methodologies has many advantages of inherent robustness, power consumption, and easy design reuses. However, transistor-level structures of conventional NCL gate cells have weakness of high area overhead and high power consumption. This paper proposes a new NCL gate based on power gating structure. The proposed $4{\times}4$ NCL multiplier based on power gating structure is compared to the conventional NCL $4{\times}4$ multiplier and MTNCL(Multi-Threshold NCL) $4{\times}4$ multiplier in terms of speed, power consumption, energy and size using PTM 45 nm technology.