• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.186-186
• /
• 2000

After LeComber et al. reported the first amorphous hydrogenated silicon (a-Si: H) TFT, many laboratories started the development of an active matrix LCDs using a-Si:H TFTs formed on glass substrate. With increasing the display area and pixel density of TFT-LCD, however, high mobility TFTs are required for pixel driver of TF-LCD in order to shorten the charging time of the pixel electrodes. The most important of these drawbacks is a-Si's electron mobiliy, which is the speed at which electrons can move through each transistor. The problem of low carier mobility for the a-Si:H TFTs can be overcome by introducing polycrystalline silicon (poly-Si) thin film instead of a-Si:H as a semiconductor layer of TFTs. Therefore, poly-Si has gained increasing interest and has been investigated by many researchers. Recnetly, fabrication of such poly-Si TFT-LCD panels with VGA pixel size and monolithic drivers has been reported, . Especially, fabricating poly-Si TFTs at a temperature mach lower than the strain point of glass is needed in order to have high mobility TFTs on large-size glass substrate, and the monolithic drivers will reduce the cost of TFT-LCDs. The conventional methods to fabricate poly-Si films are low pressure chemical vapor deposition (LPCVD0 as well as solid phase crystallization (SPC), pulsed rapid thermal annealing(PRTA), and eximer laser annealing (ELA). However, these methods have some disadvantages such as high deposition temperature over $600^{\circ}C$, small grain size (<50nm), poor crystallinity, and high grain boundary states. Therefore the low temperature and large area processes using a cheap glass substrate are impossible because of high temperature process. In this study, therefore, we have deposited poly-Si thin films on si(100) and glass substrates at growth temperature of below 40$0^{\circ}C$ using newly developed high rate magnetron sputtering method. To improve the sputtering yield and the growth rate, a high power (10~30 W/cm2) sputtering source with unbalanced magnetron and Si ion extraction grid was designed and constructed based on the results of computer simulation. The maximum deposition rate could be reached to be 0.35$\mu$m/min due to a high ion bombardment. This is 5 times higher than that of conventional sputtering method, and the sputtering yield was also increased up to 80%. The best film was obtained on Si(100) using Si ion extraction grid under 9.0$\times$10-3Torr of working pressure and 11 W/cm2 of the target power density. The electron mobility of the poly-si film grown on Si(100) at 40$0^{\circ}C$ with ion extraction grid shows 96 cm2/V sec. During sputtering, moreover, the characteristics of si source were also analyzed with in situ Langmuir probe method and optical emission spectroscopy.

• 한국진공학회지
• /
• 제6권3호
• /
• pp.235-241
• /
• 1997

실리콘 기판위에 초고진공 Ionized Cluster Beam(UHV-ICB)증착법으로 적층 성장시 킨 $Y_2O_3$ 박막의 결정성 및 구조를 Backscattering Spectroscopy(BS)/channeling을 이용하여 분석하였다. 현재까지 타증착법에 의해 성장된 $Y_2O_3$박막의 channeling 최소수율은 0.8~0.95 로 거의 비정질이거나 다결정이었다. 이에 반해 UHV-ICB법으로 Si(100), Si(111) 기판 위에 적층 성장시킨 $Y_2O_3$ 박막의 channeling 최소수율은 각각 0.28, 0.25로 UHV-ICB법으로 성장 시킨 $Y_2O_3$박막이 타증착법으로 성장시킨 박막보다 상대적으로 우수한 결정성을 지니고 있 었다. 또한 실리콘 기판의 방향에 관계없이 $Y_2O_3$박막의 표면 영역이 계면 영역보다 결정성 이 좋았다. Si(111) 위에 적층 성장한 Y2O3박막은 실리콘 결정과 $0.1^{\circ}$어긋나서 (111)면으로 성장하였고, Si(100) 위에 적층 성장한 $Y_2O_3$박막은 실리콘 결정과 평행하게 double domain 구조를 지닌 (110)면으로 성장하였다. 산소공명 BS/channeling 결과 Si(111) 위에 적층 성장 한 $Y_2O_3$박막의 산소는 결정성을 갖고 있으나 Si(100) 위에 적층 성장한 $Y_2O_3$박막의 산소는 random하게 분포하고 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.1-5
• /
• 2009

본 논문에서는 저전압에서 다결정 실리콘(Polycrysta1line Silicon: Poly-Si) 박막 트랜지스터 (Thin Film Transistors: TFTs) 의 문턱전압(threshold voltage)의 불균일성을 보상한 새로운 AMOLEDs(Active Matrix Organic Light Diodes) 구동 회로를 제안한다, 제안한 회로는 6개의 스위칭, 1개의 드라이빙 TFT와 1개의 저장 콘덴서로 구성되어 있으며, SPICE 시뮬레이션을 통해 구동회로의 동작을 검증하였다. 시뮬레이션 결과 5V정도의 낮은 구동 전압($V_{DD}$)에서 제안한 화소 구동회로의 OLED 출력 전류는 0.8%정도의 오차를 갖는 반면 기본적인 구동회로의 경우 약20%정도의 오차를 갖는 것을 확인할 수 있었다. 본 논문에서 제안한 화소 구동회로는 OLED의 전류를 결정하는 driving TFT의 threshold voltage 변화에 따른 전류의 변화를 성공적으로 보상하였고, 안정화된 전류를 OLED를 흘려주어 기본적인 화소 회로가 가지고 있던 불균일화의 문제를 해결함을 알 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.304.1-304.1
• /
• 2014

Flat-panel displays have been growing as an essential everyday product in the current information/communication ages in the unprecedented speed. The forward-coming applications require light-weightness, higher speed, higher resolution, and lower power consumption, along with the relevant cost. Such specifications demand for a new concept-based materials and applications, unlike Si-based technologies, such as amorphous Si and polycrystalline Si thin film transistors. Since the introduction of the first concept on the oxide-based thin film transistors by Hosono et al., amorphous oxide thin film transistors have been gaining academic/industrial interest, owing to the facile synthesis and reproducible processing despite of a couple of shortcomings. The current work places its main emphasis on the binary oxides composed of ZnO and SnO2. RF sputtering was applied to the fabrication of amorphous oxide thin film devices, in the form of bottom-gated structures involving highly-doped Si wafers as gate materials and thermal oxide (SiO2) as gate dielectrics. The physical/chemical features were characterized using atomic force microscopy for surface morphology, spectroscopic ellipsometry for optical parameters, X-ray diffraction for crystallinity, and X-ray photoelectron spectroscopy for identification of chemical states. The combined characterizations on Zn-Sn-O thin films are discussed in comparison with the device performance based on thin film transistors involving Zn-Sn-O thin films as channel materials, with the aim to optimizing high-performance thin film transistors.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.122-122
• /
• 1999

Graphite with its advantages of high thermal conductivity, low thermal expansion coefficient, and low elasticity, has been widely used as a structural material for high temperature. However, graphite can easily react with oxygen at even low temperature as 40$0^{\circ}C$, resulting in CO2 formation. In order to apply the graphite to high temperature structural material, therefore, it is necessary to improve its oxidation resistive property. Silicon Carbide (SiC) is a semiconductor material for high-temperature, radiation-resistant, and high power/high frequency electronic devices due to its excellent properties. Conventional chemical vapor deposited SiC films has also been widely used as a coating materials for structural applications because of its outstanding properties such as high thermal conductivity, high microhardness, good chemical resistant for oxidation. Therefore, SiC with similar thermal expansion coefficient as graphite is recently considered to be a g행 candidate material for protective coating operating at high temperature, corrosive, and high-wear environments. Due to large lattice mismatch (~50%), however, it was very difficult to grow thick SiC layer on graphite surface. In theis study, we have deposited thick SiC thin films on graphite substrates at temperature range of 700-85$0^{\circ}C$ using single molecular precursors by both thermal MOCVD and PEMOCVD methods for oxidation protection wear and tribological coating . Two organosilicon compounds such as diethylmethylsilane (EDMS), (Et)2SiH(CH3), and hexamethyldisilane (HMDS),(CH3)Si-Si(CH3)3, were utilized as single source precursors, and hydrogen and Ar were used as a bubbler and carrier gas. Polycrystalline cubic SiC protective layers in [110] direction were successfully grown on graphite substrates at temperature as low as 80$0^{\circ}C$ from HMDS by PEMOCVD. In the case of thermal MOCVD, on the other hand, only amorphous SiC layers were obtained with either HMDS or DMS at 85$0^{\circ}C$. We compared the difference of crystal quality and physical properties of the PEMOCVD was highly effective process in improving the characteristics of the a SiC protective layers grown by thermal MOCVD and PEMOCVD method and confirmed that PEMOCVD was highly effective process in improving the characteristics of the SiC layer properties compared to those grown by thermal MOCVD. The as-grown samples were characterized in situ with OES and RGA and ex situ with XRD, XPS, and SEM. The mechanical and oxidation-resistant properties have been checked. The optimum SiC film was obtained at 85$0^{\circ}C$ and RF power of 200W. The maximum deposition rate and microhardness are 2$mu extrm{m}$/h and 4,336kg/mm2 Hv, respectively. The hardness was strongly influenced with the stoichiometry of SiC protective layers.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.16-22
• /
• 2008

10nm Ni/30 nm와 70nm poly Si/200nm $SiO_2/Si(100)$ 구조로부터 니켈실리사이드의 열적안정성을 연구하기 위해서 쾌속열처리기를 이용하여 실리사이드화 온도 $300{\sim}1100^{\circ}C$에서 40초간 열처리하여 실리사이드를 제조하였다. 준비된 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, FE-SEM, TEM, HRXRD, SPM을 활용하여 확인하였다. 30 nm 다결정실리콘 기판 위에 형성된 실리사이드는 $900^{\circ}C$까지 열적안정성이 있었다. 반면에 70 nm 다결정실리콘 기판 위에 형성된 실리사이드는 기존연구결과와 동일한 $700^{\circ}C$ 이상에서 고저항상인 $NiSi_2$로 상변화 하였다. HRXRD로 확인한 결과, 30 nm 두께의 기판 위에 니켈실리사이드는 $900^{\circ}C$ 고온에서도 NiSi상이 유지되다가 $1000^{\circ}C$에서 $NiSi_2$로 상변화 하였다. FE-SEM 과 TEM 관찰결과, 30 nm 두께의 다결정실리콘 기판에서는 $700^{\circ}C$의 저온처리에는 잔류 다결정실리콘 없이 매우 균일하고 평탄한 40 nm의 NiSi가 형성되었고, $1000^{\circ}C$에는 선폭 $1.0{\mu}m$급의 미로형 응집상이 생성됨을 확인하였다. 70 nm 두께의 다결정실리콘 기판에서는 불균일한 실리 사이드 형성과 잔류 다결정실리콘이 존재하였다. SPM결과에서 전체 실험구간에서의 RMS 표면조도 값도 17nm 이하로 CMOS공정의 FUSI게이트 적용의 가능성을 보여주었다. 다결정실리콘 게이트의 높이를 감소시키면 니켈실리사이드는 상안정화가 용이하며 저저항구간을 넓힐 수 있는 장점이 있었다.

• 한국자기학회지
• /
• 제12권2호
• /
• pp.41-45
• /
• 2002

졸-겔법으로 제조된 La/sub 0.7/Pb/sub 0.3/MnO₃(LPM)박막의 기판 효과에 따른 저 자장 영역에서의 터널형 자기저항 효과에 대하여 연구하였다. 다결정 LPMO 박막은 SiO₂/Si(100) 기판과 그 위에 확산 방지막(diffusion barrier)으로 안정화 지르코니아(yttria-stabilized zirconia, YSZ) 중간층을 도입한 기판에 증착하였으며, 반면에 c-축 방향 성장을 갖는 박막의 경우 LaA1O₃(001) (LAO) 단결정 기판을 사용하였다. LPMO/LAO 박막에서의 rocking curve 측정 결과 full width half maximum (FWHM) 값은 0.32°값을 가짐을 알 수 있었다. 상온(300 K)에서 측정한 자기저항비(MR ratio) 값은 500 Oe리 외부자장을 인가시 LPMO/SiO₂/Si 박막의 경우 0.52%, LPMO/YSZ/SiO₂/Si 박막인 경우는 0.68% 그리고, LPMO/LAO의 경우에는 0.4%에도 미치지 못하는 값을 가졌다. 이때 MR최대값을 나타내는 peaks는 자기이력 곡선의 보자력 부근에서 나타남으로 그 두 결과가 잘 일치함을 보여 주고 있다. 이러한 저 자장 영역에서의 자기저항 값의 타이는 박막 시료의 기판 효과에 의한 grain boundary특성의 차이로부터 기인된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 추계학술발표대회
• /
• pp.44.2-44.2
• /
• 2009

Polycrystalline materials suchas yttria and alumina have been applied as a plasma resisting material for the plasma processing chamber. However, polycrystal line material may easily generate particles and the particles are sources of contamination during the plasma enhanced process. Amorphous material can be suitable to prevent particle generation due to absence of grain-boundaries. We manufactured nitrogen-containing $SiO_2-Al_2O_3-Y_2O_3$ based glasses with various contents of silicon and fixed nitrogen content. The thermal properties, mechanical properties and plasma etching rate were evaluated and compared for the different composition samples. The plasma etching behavior was estimated using XPS with depth profiling. From the result, the plasma etching rate highly depends on the silicon content and it may results from very low volatile temperature of SiF4 generated during plasma etching. The silicon concentration at the plasma etched surface was very low besides the concentration of yttrium and aluminum was relatively high than that of silicon due to high volatile temperature of fluorine compounds which consisted with aluminum and yttrium. Therefore, we conclude that the samples having low silicon content should be considered to obtain low plasma etching rate for the plasma resisting material.

• 한국전기전자재료학회논문지
• /
• 제15권6호
• /
• pp.486-491
• /
• 2002

We have fabricated $Bi_{3.25}La_{0.75}Ti_3O_12$ (BLT) thin films on the Pt/Ti/$SiO_2$/Si substrates using a metalorganic decomposition (MOD) method with annealing temperature from $550^{\circ}C$ to $750^{\circ}C$. The structural properties of BLT films examined by x-ray diffraction (XRD). From XRD analysis. BLT thin films show polycrystalline structure. The layered-perovskite phase was obtained by spin-on films at above $600^{\circ}C$ for 1h. Scanning electron microscopy (SEM) showed uniform surface composed of rodlike grains. The grain size of BLT films increased with increasing annealing temperature. The BLT film annealed at $650^{\circ}C$ was measured to have a dielectric constant of 279, dielectric loss of 1.85(%), remanent polarization of $25.66\mu C/\textrm{cm}^2$, and coercive field of 84.75 kV/cm. The BLT thin films showed little polarization fatigue test up to $3.5{\times}10^9$ bipolar cycling at 5 V and 100 kHz.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 춘계학술발표강연 및 논문개요집
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.