• Toxicological Research
• /
• 제12권2호
• /
• pp.163-169
• /
• 1996

The focus of this study was to investigate the suitable analytical methods for measurement of sulfamerazine and its metabolite in shrimp hepatopancreas and tail tissue, in addition to the methods for the optimization of solid-phase extraction cartridge conditions and the elucidation of sulfamerazine concentrations in aqueous buffer using HPLC with UV and EC detectors. Compared with UV detector the EC detector appears to be 10 times more sensitive than that of the UV detector. After the shrimp was exposed to 10 ppm sulfamerazine, the accumulation levels of sulfamerazine and its metabolite in tail tissue, which is edible portion, were considerably lower than 0.1 ppm. The data indicate that sulfamerazine continues to be a candidate for use at levels of sulfamerazine concentration used in aquaculture of shrimp.

• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.544-549
• /
• 2013

본 논문은 CDR회로의 지터 감소를 위해 변형된 이진 위상검출기(뱅뱅위상 검출기- BBPD) 회로를 제안하였다. 제안된 PD는 하나의 에지를 사용함으로써 전압리플을 줄여, 제안한 PD를 적용하여 설계한 CDR회로는 감소된 지터 특성을 보였다. CMOS 0.13um 공정을 사용하여 설계하였고 제안한 위상검출기를 포함하는 클럭데이터 복원회로는 모의실험결과 16.9mW 전력소비에 peak-peak 지터는 10.96ps, rms 지터는 0.89ps을 보였다.

• ETRI Journal
• /
• 제34권2호
• /
• pp.175-183
• /
• 2012

Conventional synchronization algorithms for impulse radio require high-speed sampling and a precise local clock. Here, a phase-locked loop (PLL) scheme is introduced to acquire and track periodical impulses. The proposed impulse PLL (iPLL) is analyzed under an ideal Gaussian noise channel and multipath environment. The timing synchronization can be recovered directly from the locked frequency and phase. To make full use of the high harmonics of the received impulses efficiently in synchronization, the switching phase detector is applied in iPLL. It is capable of obtaining higher loop gain without a rise in timing errors. In different environments, simulations verify our analysis and show about one-tenth of the root mean square errors of conventional impulse synchronizations. The developed iPLL prototype applied in a high-speed ultra-wideband transceiver shows its feasibility, low complexity, and high precision.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.352-358
• /
• 2016

A 5-phase phase-locked loop (PLL) for USB2.0 applications was implemented by using an all-synthesis technique. The length of the time-to-digital converter for the fine phase detector was halved by the operation of a coarse phase detector that uses 5-phase clocks. The maximum time difference between the rising edges of two adjacent-phase clocks was 6 ps at 480 MHz. The PLL chip in a 65-nm process occupies $0.038mm^2$, consumes 4.8 mW at 1.2 V. The measured rms and peak-to-peak output jitters are 8.6 ps and 45 ps, respectively.

• 한국전자파학회논문지
• /
• 제29권11호
• /
• pp.842-850
• /
• 2018

본 논문에서는 VCO와 주파수검출기(frequency detector)에 각각 별도의 공진기를 사용하여 구성된 기존의 주파수-잠금회로(frequency locked loop: FLL) 구조 발진기를 개선하여, 단일-공진기로 구성된 주파수-잠금 회로를 이용한 구조가 단순화된 5-GHz 발진기의 설계제작을 보였다. 이때 공진기는 VCO 및 주파수검출기 구성에 공용으로 사용된다. 제작된 5-GHz 발진기는 고주파 성능이 우수한 Rogers사의 RO4350B와 상용 FR4 3층 기판을 이종-접합하여 구성하였으며, 주파수 잠금은 약 5 GHz에서 일어나며, 3.8 dBm의 출력을 갖는다. 위상잡음은 offset-주파수 1 kHz를 경계로 1 kHz 이상에서는 VCO의 위상잡음을, 1 kHz보다 낮을 때는 FLL 바탕잡음을 갖도록 하였다. 이와 같이 설정된 루프-필터에 대해 위상잡음의 개선은 offset-주파수 100 Hz에서 약 12 dB의 개선을 보였다.

• 한국위성정보통신학회논문지
• /
• 제1권1호
• /
• pp.59-64
• /
• 2006

본 논문에서는 직접 변환 방식인 six-port의 RF 출력 신호를 검파하고 요구 대역폭에서 입력 주파수 신호에 대한 진폭 및 위상 신호를 선형적으로 출력하는 광역 power detector를 설계 제작한다. Six-port 출력단에 접속되는 power detector는 높은 정합도를 갖고 반사파로 인한 Six-port 간 위상 불일치를 방지하고, 넓은 대역폭에서 낮은 VSWR을 유지하여야 하는 광역 특성을 갖는 power detector 설계가 필요하다. 광역 정합을 위하여 사용 주파수 대역에 따라 강제 정합과 다단 LC 정합 회로, 그리고 isolator를 사용한 낮은 VSWR 특성을 갖는 설계 방법을 비교 분석한다. 설계 제작된 power detector의 주파수 대역에 대한 동적 동작 영역(dynamic range) 성능을 측정하여 Six-port의 수신 전송 신호 검파기로 활용될 수 있는 타당성을 평가한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권3호
• /
• pp.193-196
• /
• 2001

For wide locking range, an analog delay locked loop (DLL) was designed with the selective phase inversion scheme and the variable number of delay elements. The number of delay elements was determined adaptively depending on the clock cycle time. During the analog fine locking stage, a self-initializing 3-state phase detector was used to avoid the initial state problem associated with the conventional 3-state phase detector. With these schemes, the locking range of analog DLL was increased by four times compared to the conventional scheme according to the simulation results.

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.46-52
• /
• 2014

본 논문은 다중 이득 제어를 통하여 빠른 lock-time을 갖는 디지털 위상 주파수 검출기 회로를 제안한다. 기준신호와 피드백 신호의 위상 차이가 클 때, 위상 차이가 적으면서 lock에 근접했을 때, lock 이후의 세 경우에 따라 디지털 위상 동기 루프의 이득을 다르게 설정하여 lock-time을 효과적으로 줄일 수 있다. 시뮬레이션 결과를 통해 제안된 기법을 적용함으로써 기존의 단일 이득 제어 구조보다 lock-time을 약 100배 개선시킬 수 있음을 확인하였다.

• 한국항해항만학회지
• /
• 제36권5호
• /
• pp.371-378
• /
• 2012

본 논문에서는 OQPSK(Offset Quadrature Phase Shift Keying) 변복조를 사용하는 수중음향통신에서 시간동기회복을 위해 기존의 Gardner TED(Timing Error Detector)에 Parabolic Peak Interpolation 을 사용하는 Peak Detector를 첨가하여 위상 수렴속도를 상승시켜 송신 데이터양의 감소를 도모하였다. Parabolic Peak Interpolation을 이용하여 지속적으로 국소 최대 또는 최소의 근사치로 이동한 후 Gardner TED를 적용하기 때문에 시간동기화 안정화를 속도를 빨리함으로써 Preamble 구간의 데이터양을 절반으로 줄일 수 있고 또한 Preamble 구간에서도 위상 수렴을 하지 못하는 임계치에서 제안한 방법을 시뮬레이션한 결과 임계점에서 BER(Bit Error Rate)이 약 23%정도 성능이 개선되는 것을 확인할 수 있었다. 또한 실제 동해에서 수집한 데이터를 사용하여 기존의 Gardner TED만 사용하는 방법과 성능 비교 결과 송수신기 사이의 거리가 3 km 이었을 때 제안한 방법을 적용한 경우 기존의 방법에 비해 Converge speed가 1.4배 이상 상승하는 것을 확인할 수 있었고, BER측면에서도 약 20%정도 상승하는 것을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.615-618
• /
• 2006

본 논문에서는 직접 변환 방식인 six-port의 RF 출력 신호를 검파하고 요구 대역폭에서 입력 주파수 신호에 대한 진폭 및 위상차를 선형적으로 출력하는 광역 power detector를 설계 제작한다. Six-port 출력단에 접속되는 power detector는 높은 정합도를 갖고 반사파로 인한 Six-port 간 위상 불일치를 방지하고, 넓은 대역폭에서 낮은 VSWR을 유지하여야 하는 광역 특성을 갖는 power detector 설계가 필요하다. L-band의 강제 정합 회로와 Ku-band의 정합 회로 그리고 isolator와 정합 회로를 갖는 power detector 회로를 구성하여 요구하는 Six-port 형 power detector 성능을 평가한다.