• 제목/요약/키워드: parity bit

검색결과 140건 처리시간 0.023초

LDPC 부호 기반의 터보 등화기에 적합한 고차 변조 심볼사상 (Bit-to-Symbol Mapping Strategy for LDPC-Coded Turbo Equalizers Over High Order Modulations)

  • 이명규;양경철
    • 한국통신학회논문지
    • /
    • 제35권5C호
    • /
    • pp.432-438
    • /
    • 2010
  • 본 논문에서는 고차 변조 방식의 심볼 사상(mapping)이 LDPC (low-density parity-check) 부호를 사용하는 터보 등화기(turbo equalizer)의 수렴 특성에 미치는 영향에 대해서 살펴본다. 심볼 사상에 따른 선형 MMSE 등화기의 유효(effective) SNR과 LDPC 복호기의 수렴 특성을 통해 LDPC 부호를 사용하는 터보 등화기에 BR (bit-reliability) 사상이 성능 관점에서 유리하다는 것을 보여준다. 그리고 밀도 진화 분석(density evolution)을 통한 잡음 임계치(noise threshold)와 전산 실험 결과를 통해 터보 등화기의 성능에 심볼 사상이 미치는 영향을 검증한다.

Novel construction of quasi-cyclic low-density parity-check codes with variable code rates for cloud data storage systems

  • Vairaperumal Bhuvaneshwari;Chandrapragasam Tharini
    • ETRI Journal
    • /
    • 제45권3호
    • /
    • pp.404-417
    • /
    • 2023
  • This paper proposed a novel method for constructing quasi-cyclic low-density parity-check (QC-LDPC) codes of medium to high code rates that can be applied in cloud data storage systems, requiring better error correction capabilities. The novelty of this method lies in the construction of sparse base matrices, using a girth greater than 4 that can then be expanded with a lift factor to produce high code rate QC-LDPC codes. Investigations revealed that the proposed large-sized QC-LDPC codes with high code rates displayed low encoding complexities and provided a low bit error rate (BER) of 10-10 at 3.5 dB Eb/N0 than conventional LDPC codes, which showed a BER of 10-7 at 3 dB Eb/N0. Subsequently, implementation of the proposed QC-LDPC code in a softwaredefined radio, using the NI USRP 2920 hardware platform, was conducted. As a result, a BER of 10-6 at 4.2 dB Eb/N0 was achieved. Then, the performance of the proposed codes based on their encoding-decoding speeds and storage overhead was investigated when applied to a cloud data storage (GCP). Our results revealed that the proposed codes required much less time for encoding and decoding (of data files having a 10 MB size) and produced less storage overhead than the conventional LDPC and Reed-Solomon codes.

Design of Quasi-Cyclic Low-Density Parity Check Codes with Large Girth

  • Jing, Long-Jiang;Lin, Jing-Li;Zhu, Wei-Le
    • ETRI Journal
    • /
    • 제29권3호
    • /
    • pp.381-389
    • /
    • 2007
  • In this paper we propose a graph-theoretic method based on linear congruence for constructing low-density parity check (LDPC) codes. In this method, we design a connection graph with three kinds of special paths to ensure that the Tanner graph of the parity check matrix mapped from the connection graph is without short cycles. The new construction method results in a class of (3, ${\rho}$)-regular quasi-cyclic LDPC codes with a girth of 12. Based on the structure of the parity check matrix, the lower bound on the minimum distance of the codes is found. The simulation studies of several proposed LDPC codes demonstrate powerful bit-error-rate performance with iterative decoding in additive white Gaussian noise channels.

  • PDF

Construction of Multiple-Rate Quasi-Cyclic LDPC Codes via the Hyperplane Decomposing

  • Jiang, Xueqin;Yan, Yier;Lee, Moon-Ho
    • Journal of Communications and Networks
    • /
    • 제13권3호
    • /
    • pp.205-210
    • /
    • 2011
  • This paper presents an approach to the construction of multiple-rate quasi-cyclic low-density parity-check (LDPC) codes. Parity-check matrices of the proposed codes consist of $q{\times}q$ square submatrices. The block rows and block columns of the parity-check matrix correspond to the hyperplanes (${\mu}$-fiats) and points in Euclidean geometries, respectively. By decomposing the ${\mu}$-fiats, we obtain LDPC codes of different code rates and a constant code length. The code performance is investigated in term of the bit error rate and compared with those of LDPC codes given in IEEE standards. Simulation results show that our codes perform very well and have low error floors over the additive white Gaussian noise channel.

저 전력용 논리회로를 이용한 패리티체커 설계 (A Design of Parity Checker/Generator Using Logic Gate for Low-Power Consumption)

  • 이종진;조태원;배효관
    • 전자공학회논문지SC
    • /
    • 제38권2호
    • /
    • pp.50-55
    • /
    • 2001
  • 저 전력을 소모하는 새로운 방식의 논리회로를 설계하여 이의 성능실험을 위해 패리티체커를 구성하여 시뮬레이션 하였다. 기존의 저전력 소모용으로 설계된 논리회로(CPL, DPL, CCPL 등)들은 패스 트랜지스터를 통과하면서 약해진 신호를 풀 스윙 시키기 위해서 인버터를 사용하는데, 이 인버터가 전력소모의 주원인이 되고 있음이 본 논문에서 시뮬레이션 결과 밝혀졌다. 따라서 본 본문에서는 인버터를 사용하지 않고 신호를 풀스윙 시킬 수 있는 회로를 고안하였다. 기존의 CCPL게이트로 구성한 패리티체커에 비해 본 논문에서 제안한 게이트로 구성된 것이 33%의 전력을 적게 소모하는 것으로 시뮬레이션 결과 나타났다.

  • PDF

패리티 판별을 위한 유전자 알고리즘을 사용한 신경회로망의 학습법 (Learning method of a Neural Network using Genetic Algorithm for 3 Bit Parity Discrimination)

  • 최재승;김정화
    • 전자공학회논문지CI
    • /
    • 제44권2호
    • /
    • pp.11-18
    • /
    • 2007
  • 신경회로망의 학습에 널리 사용되고 있는 오차역전파 알고리즘은 최급하강법을 기초로 하고 있기 때문에 초기값에 따라서는 극소값에 떨어지거나, 신경회로망을 학습시킬 때 중간층 유닛수를 얼마로 설정하는 등의 문제점이 있다. 따라서 이러한 문제점을 해결하기 위하여, 본 논문에서는 3비트 패리티 판별을 위하여 신경회로망의 학습에 교차법, 돌연변이법에 새로운 기법을 도입한 개량형 유전적 알고리즘을 제안한다. 본 논문에서는 세대차이, 중간층 유닛수의 차이, 집단의 개체수의 차이에 대하여 실험을 실시하여, 본 방식이 학습 속도의 면에서 유효하다는 것을 나타낸다.

Effects of LDPC Code on the BER Performance of MPSK System with Imperfect Receiver Components over Rician Channels

  • Djordjevic, Goran T.;Djordjevic, Ivan B.;Ivanis, Predrag N.
    • ETRI Journal
    • /
    • 제31권5호
    • /
    • pp.619-621
    • /
    • 2009
  • In this letter, we study the influence of receiver imperfections on bit error rate (BER) degradations in detecting low-density parity-check coded multilevel phase-shift keying signals transmitted over a Rician fading channel. Based on the analytical system model which we previously developed using Monte Carlo simulations, we determine the BER degradations caused by the simultaneous influences of stochastic phase error, quadrature error, in-phase-quadrature mismatch, and the fading severity.

VDSL 시스템에서의 LDPC 코드 연구 (Analysis a LDPC code in the VDSL system)

  • 조경현;강희훈;이상회;나극환
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.999-1000
    • /
    • 2006
  • The LDPC Code is focusing a powerful FEC(Forward Error Correction) codes for 4G Mobile Communication system. LDPC codes are used minimizing channel errors by modeling AWGN Channel as VDSL system. The performance of LDPC code is better than that of turbo code in long code word on iterative decoding algorithm. LDPC code are encoded by sparse parity check matrix. there are decoding algorithms for a LDPC code, Bit Flipping, Message passing, Sum-Product. Because LDPC Codes use low density parity bit, mathematical complexity is low and relating processing time becomes shorten.

  • PDF

Channel Estimation and LDPC Code Puncturing Schemes Based on Incremental Pilots for OFDM

  • Jung, Sung-Yoon;Kim, Sung-Hwan
    • ETRI Journal
    • /
    • 제32권4호
    • /
    • pp.603-606
    • /
    • 2010
  • In this letter, we propose a channel estimation algorithm based on incremental pilots. These are pilots additionally inserted after puncturing the modulated orthogonal frequency division multiplexing (OFDM) symbols to enhance channel estimation performance without lowering bandwidth efficiency. A low-density parity-check code puncturing scheme is also proposed to prevent the performance degradation due to the codeword bit loss caused by punctured OFDM symbols.

신경회로망을 사용한 N 비트 패리티 판별 (N bit Parity Discrimination using Perceptron Neural Network)

  • 최재승
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2009년도 추계학술대회
    • /
    • pp.149-152
    • /
    • 2009
  • 본 논문에서는 오차역전파 알고리즘을 사용한 3층 구조의 퍼셉트론형 신경회로망으로 네트워크의 학습을 실시하여, N비트의 패리티판별에 필요한 최소의 중간유닛수의 해석에 관한 연구이다. 따라서 본 논문은 제안한 퍼셉트론형 신경회로망의 중간 유닛의 수를 변화시켜 N 비트의 패리티 판별 실험을 실시하였다. 본 시스템은 패리티 판별의 실험을 통하여 N 비트 패리티 판별이 가능하다는 것을 실험으로 확인한다.

  • PDF