• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.393-394
• /
• 2008

This paper presents a new method to extract the substrate resistance by fitting current-dependent base resistance of parasitic BJT without a complex RF extraction method. The extracted substrate resistance values using the new method match well with those using the RF one, verifying the accuracy of the proposed DC technique.

• 전력전자학회논문지
• /
• 제16권5호
• /
• pp.511-520
• /
• 2011

현재 스마트 그리드 산업으로 인하여 신재생에너지의 활용이 중시되고 있다. 이러한 시점에서 신재생에너지원을 더욱 효율적이고 안정적으로 사용하기 위해서 에너지 저장장치의 필요성이 부각되고 있다. 이러한 경우 신재생 에너지원을 계통에 사용할 수 있도록 만들어 주는 부스트 컨버터와 에너지 저장장치의 에너지 전달을 위한충 방전기를 사용하게 된다. 이 두 가지 전력변환장치의 사용을 위해, 상호 간섭에 의해 각각의 제어기 설계에 어떠한 영향을 미치는지 알아야 한다. 우선 각각의 제어기 설계를 위해 시뮬레이션을 통한 간접적인 결과를 얻어내야 하는데, 이 때 인덕터를 이상적으로 생각하고 시뮬레이션을 할 수도 있고, 실제 하드웨어와 같이 인덕터에 기생하는 저항을 포함하여 시뮬레이션 할 수도 있다. 본 논문에서는 부스트 컨버터의 인덕터 기생저항이 부스트 컨버터와 충 방전기의 제어기 설계시 어떠한 영향을 미치는 지에 대해 비교해 봄으로써 시뮬레이션시 인덕터 기생저항 성분을 반드시 고려하여 설계해야 한다는 것을 주파수 영역에서의 MATLAB 시뮬레이션과 시간영역에서의 PSIM 시뮬레이션을 통해 살펴보았다.

• 전기학회논문지
• /
• 제65권5호
• /
• pp.785-793
• /
• 2016

This paper analyzes an LCL-type isolated dc-dc converter operating for constant output voltage in the continuous conduction mode(CCM) with resistances of parasitic losses-static drain-source on resistance of power switch, ESR of resonant network(L-C-L)-using a high loaded quality factor Q assumptions and fourier series techniques. Simple analytical expressions for performance characteristics are derived under steady-state conditions for designing and understanding the behavior of the proposed converter. The voltage-driven rectifier is analyzed, taking into account the diode threshold voltage and the diode forward resistance. Experimental results measured for a proposed converter at low input voltage and various load resistances show agreement to the theoretical performance predicted by the analysis within maximum 4% error. Especially in the case of low output voltages and large loads, It is been observed that introduction of both rectifier and the parasitic components of converter had considerable effect on the performance.

• 한국전자파학회논문지
• /
• 제11권6호
• /
• pp.876-885
• /
• 2000

추가적인 DC 측정이나 반복 계산법 또는 최적화 방법에 의존하지 않고도, 정상적인 바이어스(Normal activebias) 조건에서 측정하 S-파라미터로부터 MESFET과 HEMT의 외부 기생 저항을 간단히 구할 수 있는 방법이 제시되었다. 이를 위해서 zero 바이어스 조건에서 측정한 Z-파라미터로부터 Rs와 Rd의 차이를 구할수 있다는 사실이 이용된다. 측정한 S-파라미터로부터 외부 기생 인덕터와 캐패시터의 효과를 제거하면, 내부 소자와 외부 기생 저항을 포함한 새로운 소자를 정의할 수 있다. 내부 소자의 Y-파라미터인 Yint,11과 Yint,12의 실수부 값이 이론적으로 0이라는 사실을 이용하여 S-, Y-, Z-파라미터 행렬간의 상화관계를 이용하여 기생 저항 값을 쉽게계산할수 있다. 제시된 방법으로 기생 저항들을 구하고, 이 결과를 이용하여 내부 소자 등가회로를 구한 후에 40GHz까지 S-파라미터를 계산한 결과, 측정된 S-파라미터와 잘 일치하였다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.25-31
• /
• 2016

FinFET의 기생 커패시턴스와 기생저항은 회로의 고주파 성능을 결정하는 매우 중요한 요소이다. 선행 연구에서 BSIM-CMG에 구현된 FinFET의 기생 커패시턴스와 저항 모델보다 더 정확한 압축 모델을 개발하였다. 모델의 정확도를 검증하고, FinFET으로 구현 가능한 RF 회로의 성능을 정확하게 예측하기 위해 $S_{21}$ 10dB 이상 중심 주파수 60GHz 이상을 갖는 Low Noise Amplifier (LNA) 에 설계하였다. 22 nm FinFET 소자의 압축모델에 기반한 HSPICE를 사용하여 예측한 회로 성능의 정확도를 검증하기 위해 3D TCAD simulator인 Sentaurus의 mixed-mode 기능을 사용하여 LNA를 시뮬레이션 하였다. TCAD 시뮬레이션 결과를 정확도 측정의 기준으로 삼아 10GHz~100GHz 대역에서 제안한 모델과 Sentaurus의 $S_{21}$을 비교한 결과 87.5%의 정확도를 달성하였다. 이는 기존의 BSIM-CMG의 기생성분으로 예측한 정확도가 56.5%도임에 비해 31% 향상된 정확도를 보여준다. 이를 통해 FinFET의 기생 성분 모델의 정확도를 RF 영역에서 확인하였고, 정확한 기생 저항과 커패시턴스 모델이 LNA 성능을 정확하게 예측하는데 중요한 것임을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2009년도 정보 및 제어 심포지움 논문집
• /
• pp.85-87
• /
• 2009

This paper presents a new PID controller for a DC/DC boost converter model that has a parasitic inductor resistance. In order to maintain the robust output regulation property under load variations the proposed controller is designed by using an additional state variable developed via a parallel-damped passivity-based control approach. Simulation results using Matlab/Simulink SimPowerSystems compare the performances of the proposed controller with a conventional PI controller for reference step changes and load uncertainties.

• 대한금속재료학회지
• /
• 제50권10호
• /
• pp.785-792
• /
• 2012

A new flip chip structure consisting of interlocking joints locally surrounded by non-conductive adhesive was investigated in order to improve the contact resistance characteristics and prevent the parasitic capacitance increase. The average contact resistance of the interlocking joints was substantially reduced from $135m{\Omega}$ to $79m{\Omega}$ by increasing the flip chip bonding pressure from 85 MPa to 185 MPa. Improvement of the contact resistance characteristics at higher bonding pressure was attributed not only to the increased contact area between Cu chip bumps and Sn pads, but also to the severe plastic deformation of Sn pads caused during formation of the interlocking-joint structure. The parasitic capacitance increase due to the non-conductive adhesive locally surrounding the flip chip joints was estimated to be as small as 12.5%.

• 대한전자공학회논문지
• /
• 제27권11호
• /
• pp.49-54
• /
• 1990

본 논문에서는 LDD(lightly doped drain)구조를 갖는 짧은 채널 MOSFET에서의 기생저항의 게이트 전압 의존도에 대한 모형을 제시하였다. 게이트 전극 밑에 위치한 LDD 영역에서는 게이트 전압에 의해 준 이차원적인 축적층(quasi two-dimensional accumulation layer)이 형성된다. 소오스 측 LDD 기생저항을 축적층의 저항과 벌크 LDD 저항의 병렬 연결로 취급하였으며 별크 LDD 저항은 채널의 반전층 끝으로부터 ${n^+}$영역의 경계까지 퍼짐 저항으로 근사하였다. 그리고 접합에서의 도우핑 농도 구배가 LDD 저항에 미치는 영향이 토의하였다. 본 모형의 결과로 선형 영역에서는 LDD 저항이 게이트 전압의 증가에 따라 감소하고, 포화영역에서는 채널과 LDD에서 속도포화를 고려한 결과, 게이트 전압에 대해 준 일차적으로 증가하는 것으나 나타나 발표된 실험결과들과 일치하였다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제50권8호
• /
• pp.387-393
• /
• 2001

This paper describes an advanced measuring method and precise evaluation of the ground resistance for the grounding system of energized substations and power equipments. A grounding system of substations consists of all interconnected grounding connections of grounded conductors, neutral ground wires, underground conductors of distribution lines, cable shields, grounding terminals of equipments, and etc. It is very difficult to measure the accurate ground resistance of the grounding terminals of equipments, and etc. It is very difficult to measure the accurate ground resistance of the grounding system of high voltage energized substations because of harmonic components caused by switched power supplies or overloads. The conventional fall-of-potential method may be subject to big error if stray ground currents and potentials are present. In this work, to improve the precision in measurements of the ground resistance by eliminating the effects of harmonic components and stray currents and potentials, the investigations of the ground resistance measurement by using a low pass filter in a model energized grounding system were conducted. The accuracy of ground resistance mesurements was evaluated as a function of the ratio of the test signal to noise (S/N). The errors due to the proposed ground resistance measurement method were decreased with increasing S/N and were less than 5[%] as S/N is 10. The proposed ground resistance measurement method appears to be considerably more accurate than the conventional fall-of -potential method. It is allows cancellation of the parasitic resistance of energized grounding systems, to employ the measurement method that allows cancellation of the parasitic effects due to other circulating ground currents and ground potential rises in practical situations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권2호
• /
• pp.312-317
• /
• 2015

In this paper, the RF characteristics of multi-finger MOSFETs were improved by decreasing the parasitic capacitance in spite of increased gate resistance in a 90-nm CMOS technology. Two types of device structures were designed to compare the parasitic capacitance in the gate-to-source ($C_{gs}$) and gate-to-drain ($C_{gd}$) configurations. The radio frequency (RF) performance of multi-finger MOSFETs, such as cut-off frequency ($f_T$) and maximum-oscillation frequency ($f_{max}$) improved by approximately 10% by reducing the parasitic capacitance about 8.2% while maintaining the DC performance.