

기생 BJT의 DC 베이스저항 측정을 통한 MOSFET의 기판저항 추출

정대현, 차준영, 차지용, 이성현
한국외국어대학교 전자정보공학부

E-mail : jdhz1115@hufs.ac.kr, cky@hufs.ac.kr, chaji2@hufs.ac.kr, shlee@hufs.ac.kr

Extraction of Substrate Resistance in MOSFET Through DC Base Resistance Measurement of Parasitic BJT

DaeHyoun Jung, Jun-Young Cha, Ji-Young Cha, Seonghearn Lee

Department of Electronic Engineering, Hankuk University of Foreign Studies, Korea

Abstract

This paper presents a new method to extract the substrate resistance by fitting current-dependent base resistance of parasitic BJT without a complex RF extraction method. The extracted substrate resistance values using the new method match well with those using the RF one, verifying the accuracy of the proposed DC technique.

I. 서론

최근 우리나라를 비롯하여 전 세계적으로 통신량의 수요가 급증함에 따라 무선 통신시장이 급속하게 성장하고 있다. 따라서 이동통신기술의 발달과 함께 개인용 단말기의 급속한 수요증가로 인하여 저가격과 안정된 공정을 기반으로 한 silicon RF IC의 중요성이 한층 부각되고 있으며, 이러한 IC의 핵심부품인 silicon MOSFET의 정확한 모델링과 모델 파라미터 추출이 매우 중요하다. 특히 출력정합회로 설계에 매우 중요한 MOSFET의 출력특성이 substrate 저항 R_{sub} 에 크게 의존하므로 R_{sub} 의 정확한 추출이 매우 중요하다. 하지만 높은 주파수 영역의 S-parameter를 이용하여 R_{sub} 를 측정하는 기존의 RF 추출방법 [1, 2]은 복잡함과 동시에 Network Analyzer와 같은 고가의 측정장비 및 정확한 on wafer calibration방법이 필요하다는 단점이 있다. 따라서 본 논문은 이와 같은 RF측정 없이 MOSFET의 substrate 저항을 DC측정 데이터를 이용하여 추출하는 방법을 제시하였다.

II. 본론

본 연구에서 사용된 NMOSFET은 gate length

$L=0.35\mu m$, unit finger width $W_u=2.5\mu m$, gate finger number $NF = 4, 16, 64$ 인 multi-finger구조이다.




그림 1. Parasitic BJT를 포함한 NMOSFET 등가회로

그림 1은 이러한 NMOSFET의 substrate 영역을 parasitic bipolar junction transistor(BJT)로 모델화한 등가회로를 보여준다. 본 연구에서는 이 등가회로에 있는 parasitic BJT에 forward bias를 가해줌으로써 R_B 즉 R_{sub} 를 측정하는 방법을 사용하였다. 일반적인 vertical BJT에서는 일정한 전류이득(β)과 I_C 를 이용하여 R_B 를 추출하였으나 [3], parasitic BJT의 I_C 는 그림 2에서 보여주는 것처럼 I_C 누설전류가 크게 증가되어 β 가 일정한 중간 전류영역이 존재하지 않게 되므로 기존의 방법을 사용할 수 없게 된다.




그림 2. 측정된 순방향 Gummel-Plot 곡선

* 본 연구는 IDEC의 CAD 툴 지원에 의해 수행되었음

따라서 본 논문에서는 parasitic BJT의 β 측정 없이 I_B 로부터 R_B 를 직접 측정하는 방법을 제시하였다. 이 방법은 고전류 영역에서 R_B 양단의 전압강하를 측정하여 베이스저항을 구하는 방식으로 구체적인 추출방정식은 다음과 같다.

실제 에미터-베이스의 접합양단에 걸리는 V_{BE}' 와 외부 단자를 통하여 인가되는 전위차 V_{BE} 사이의 관계식은 다음과 같다.

$$V_{BE} = V_{BE'} + I_B R_{sub} + I_E R_E \quad (1)$$

또한 V_{BE} 에 관한 I_B 의 식은 다음과 같다.

$$I_B = I_S (e^{\frac{V_{BE'}}{NE \cdot V_T}} - 1) \quad (2)$$

이 두식을 연립하여 풀면 다음과 같은 베이스 저항 추출방정식을 얻을 수 있다.

$$R_B = \frac{(V_{BE} - NE \cdot V_T \cdot \ln \frac{I_B}{I_S} + I_E R_E)}{I_B} \quad (3)$$

여기에서 NE 는 I_B 의 ideality factor이고 그림 2의 기울기로부터 추출된다. R_E 는 컬렉터를 오픈시킨 후 I_B 를 가변시키면서 V_C 와 I_B 의 기울기로 부터 추출한다.




그림 3. 식(3)으로 추출된 R_B 대 I_B 그래프

그림 3은 식(3)으로부터 측정된 R_B 를 I_B 함수로 그린 결과로서 R_B 가 급격히 감소하여 saturation되는 것을 알 수 있다. 이는 순방향 V_{BE} 에서 전류의 증가에 따라 전압강하가 적은 이미터 접합영역의 substrate contact 쪽으로 전류가 몰리는 current crowding현상 때문이다 [4]. 하지만 실제 MOSFET으로 동작할 때 소스접합영역은 substrate단자와 역방향 bias가 가해지므로 $I_B=0$ 가 되어 current crowding현상이 존재하지 않는다. 따라서 본 연구에서는 그림 3의 전류종속 R_B 측정데이터를 다음과 같은 current crowding analytical 방정식[4]으로 curve-fitting하여 $I_B=0$ 일 때의 R_B 를 DC방법으로 추출하였다.

$$R_B = R_{ec} + R_{sb} = \frac{R_{ec}}{(1 + k \cdot I_B)} + R_{sb} \quad (4)$$

여기에서 R_{ec} 는 I_B 에 따라 감소되는 current crowding

저항이고 R_{sb} 는 소스와 벨크 접촉영역사이의 전류종속성이 없는 저항이다. 식 (4)의 R_{ec} , k , R_{sb} 는 그림 3의 I_B 종속데이터를 curve-fitting하여 추출되었고, 실제 MOSFET의 R_{sub} 는 $I_B=0$ 일때의 R_B 인 $R_{ec}+R_{sb}$ 로 결정할 수 있다. 그림 3에서 보여주는 바와 같이 fitting한 그레프와 측정데이터는 아주 잘 일치되었으며, 이는 식 (4)가 물리적으로 합당함을 보여준다.

이러한 새로운 DC추출방법으로 $NF=16$ 와 64인 NMOSFET의 R_{sub} 도 추출되었으며, 정확도를 검증하기 위하여 기존의 RF 방법 [5]으로부터 추출한 값들과 비교하였다. 이때의 RF 추출데이터는 측정된 S_{22} -parameter와 20GHz까지 일치되도록 RF BSIM3v3모델의 R_{sub} 를 가변시키면서 결정되었다. 그림 4에서 보여주듯이 $NF = 4, 16, 64$ 모두 잘 일치됨을 알 수 있다.




그림 4. 새로운 DC방법과 기존 RF방법으로 추출된 R_{sub} 값들의 비교

III 결론

본 논문은 multi-finger RF MOSFET의 기판저항을 기존의 복잡한 RF추출방법을 사용하지 않고 전류종속 DC 측정 데이터를 curve-fitting하여 추출하는 새로운 방법을 제시하였다. 이와 같은 새로운 DC방법으로 추출된 R_{sub} 값은 기존의 RF방법으로 얻어진 값들과 비교적 잘 일치하였으며, 이는 새롭게 제안한 DC측정방법의 정확성을 입증한다.

참고문헌

- [1] S. Lee et. al., IEEE Trans. Electron Devices, Vol. 48, pp. 1374-1379, 2001.
- [2] S. Lee, Microwave and Optical Technology Lett., vol. 39, pp. 344-347, 2003.
- [3] Colin C. McAndrew, Bipolar/BiCMOS Circuits and Technology Meeting, 2006, pp.1-4.
- [4] David J. Roulston, Bipolar Semiconductor Devices, McGraw-Hill, 1990, pp. 250-251.
- [5] 김종혁, 이성현, 김영숙, 대한전자공학회 하계종합학술대회, 제29권, 제1호, pp.545- 546, 2006.