• 한국컴퓨터정보학회논문지
• /
• 제20권11호
• /
• pp.31-38
• /
• 2015

Nowadays, large size flash memory drives with more than a couple of hundreds of gigabytes are common. This paper presents an efficient cache management scheme of flash translation layer, called TPC-FTL, for large size flash memory drives. Since flash drives of large size usually contain large size RAM, we can enhance the performance of page mapping cache by using more RAM for the cache. But if the size exceeds a threshold, the existing schemes are impractical for real devices, because the time for cache manipulation becomes too long. TPC-FTL manages the cache in translation page unit, not in logical page number unit used in existing schemes. Since a translation page covers a large number of logical page numbers (for example, 512 for 2KB size page), the number of cache elements can be reduced up to a practical level. A performance evaluation shows that average response time, an important performance measure, is better than existing schemes via the effect of utilizing spacial locality in addition to temporal locality.

• 한국인터넷방송통신학회논문지
• /
• 제22권2호
• /
• pp.77-82
• /
• 2022

최근 고속 스토리지의 출현으로 메모리 시스템의 관리 단위인 페이지의 설정에 대한 재고가 필요한 시점에 이르렀다. 본 논문에서는 고속 스토리지의 탑재에 따라 페이지의 크기가 메모리 성능에 어떠한 영향을 미치는지를 분석하였다. 구체적으로는 데스크탑과 스마트폰 환경에서 페이지 크기에 따른 워크로드별 TLB 적중률 및 페이지 부재율을 분석하였다. 본 논문의 분석 결과 데스크탑 시스템에서는 페이지 크기의 영향력이 시스템 및 워크로드 상황에 의존적임을 확인하였다. 반면, 스마트폰 시스템의 경우 고속 스토리지가 탑재되더라도 페이지 크기가 메모리 성능에 미치는 영향이 크지 않으며, 워크로드에 따라서도 민감하지 않은 것을 확인하였다. 본 논문의 분석은 고속 스토리지 환경에서 페이지 크기를 시스템 및 워크로드 환경에 맞게 최적 설정하는 데에 도움을 줄 수 있을 것으로 기대된다.

• 한국의류산업학회지
• /
• 제13권2호
• /
• pp.205-214
• /
• 2011

The purpose of this study is to develop a size information providing model which is easy recognition and utilization for customer. This study also implemented web page to apply the size-informational model. Web page implemented using Apache Web Server and JAVA client-side scripting. Research result on the actual condition of fashion electronic commerce, most of the firms are used the old named same with period of 1980. On the same named-code, they are used different sizing systems by firms or items. Size interval is used 2~5 cm, different by firms. In the size information, is provided only named-code(55, 66 etc.) or garment size, and is confusing whether the marked is body size or garment size. Many of the marked size information were wrong. The sizing system of KS K5001(2009) is not used well. These problems are increased a lose customer and firm by return, exchange, mending-cost, stock, etc. Therefore, the problems should be improved by providing correct and detailed information of size and garment, as well as standardization of sizing systems based on KS K5001.

• 한국인터넷방송통신학회논문지
• /
• 제22권3호
• /
• pp.93-98
• /
• 2022

최근 옵테인 등 고속 스토리지의 출현으로 하드디스크에 적합하게 설계된 메모리 시스템 설정에 대한 재고가 필요한 시점에 이르렀다. 본 논문에서는 고속 스토리지의 탑재에 따라 페이지 크기가 메모리 시스템의 성능에 어떠한 영향을 미치는지를 분석하고, 가상화 환경에서 워크로드 상황에 맞게 페이지 크기를 설정할 수 있는 모델을 설계하였다. 전통적인 시스템의 경우 워크로드 별로 페이지 크기를 설정하는 것이 쉬운 일이 아니지만 최근 클라우드 환경의 활성화로 개별 워크로드 수행을 위해 별도의 가상머신이 생성되므로 가상머신이 시작될 때 해당 가상머신의 페이지 크기를 결정할 수 있어 제안한 모델의 효용이 높을 것으로 기대된다. 다양한 가상머신 시나리오에 대한 시뮬레이션 실험을 통해 제안한 모델이 워크로드 상황에 맞게 페이지 크기를 설정하여 메모리 접근 시간을 크게 개선함을 보인다.

• 한국인터넷방송통신학회논문지
• /
• 제22권1호
• /
• pp.65-70
• /
• 2022

최근 고속 스토리지의 활성화로 인해 하드디스크를 전제로 설계된 메모리 관리 시스템에 대한 재고가 필요한 시점에 이르렀다. 본 논문은 고속 스토리지 환경에서 메모리 접근 시간이 페이지 크기에 민감한 점을 관찰하고, 그 이유가 페이지 폴트율보다 TLB 미스율이 메모리 접근시간에 미치는 영향력이 커졌기 때문임을 확인하였다. 또한, TLB 미스율과 페이지 폴트율이 페이지 크기 변화에 따라 상충관계를 나타냄을 확인하고 이를 모델링하는 함수를 설계하였다. TLB 미스율의 경우 파워 피팅을 통한 모델링을 하였으며, 페이지 폴트율의 경우 2개의 항을 가진 지수 피팅을 통한 모델링을 하였다. 검증 실험을 통해 설계된 모델 함수에 의한 예측치가 실제 결과값을 잘 반영함을 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.42-44
• /
• 2000

TLB 성능을 높이기 위한 기존의 3가지 주요 연구방향은, TLB 엔트리 계수를 최대한 증대 시키는 방법, 페이지 크기(page size)를 크게 증대 시키는 방법, 다중 페이지 크기(multiple page sizes)을 지원하는 방법 등의 연구가 제시되어 왔다. 이러한 방법들 중 다중 페이지 크기를 지원하는 방법이 가장 우수한 성능을 제공하는 방법이지만, 이작 어떠한 운영체제(operting system)도 다중 페이지를 사용자(user) 영역까지 지원하고 있지는 않은 상태이다. 따라서 다중 페이지의 효과를 살리기 위해 운영체제의 도움 없이 이중 페이지를 지원하면서 낮은 가격(low cost)으로 높은 성능(high performance) 향상을 보일 수 있는 새로운 듀얼(dual) TLB 구조와 운영 방법을 제안하고자 한다. 제안하는 듀얼 TLB 구조는 작은 페이지 크기( small page size)를 지원하는 완전 연관TLB와 큰 페이지 크기(large page size)를 지원하는 완전 연관TLB로 구성된다. 제시된 구조는 기존의 많은 엔트리 개수를 지원하는 TLB와의 성능 비교분석 결과를 통해 볼 때, 작은 엔트리 개수를 가지면서도 거의 같은 성능을 보임을 알 수 있다. 또한 동일 한 TLB 면적 크기로 기존 방식의 접근 실패율을 90%정도 감소시키는 성능을 제시하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권5호
• /
• pp.476-484
• /
• 2015

Due to the recent advances in non-volatile memory technologies such as PCM, a new memory hierarchy of computer systems is expected to appear. In this paper, we explore the performance of PCM-based swap systems and discuss how this system can be managed efficiently. Specifically, we introduce three management techniques. First, we show that the page fault handling time can be reduced by attaching PCM on DIMM slots, thereby eliminating the software stack overhead of block I/O and the context switch time. Second, we show that it is effective to reduce the page size and turn off the read-ahead option under the PCM swap system where the page fault handling time is sufficiently small. Third, we show that the performance is not degraded even with a small DRAM memory under a PCM swap device; this leads to the reduction of DRAM's energy consumption significantly compared to HDD-based swap systems. We expect that the result of this paper will lead to the transition of the legacy swap system structure of "large memory - slow swap" to a new paradigm of "small memory - fast swap."

• 한국컴퓨터정보학회논문지
• /
• 제24권2호
• /
• pp.1-7
• /
• 2019

This paper presents CTP (Compact Translation Page), a compact representation of translation pages, for page mapping-based flash translation layers to improve RAM utilization and reduce the response time of solid state drives. CTP can store translation information twice in a translation page and the total number of translation pages stored in flash is reduced to half. Therefore, CTP halves the RAM size of the directory of translation pages and uses the saved RAM space for translation cache. CTP shows the best response time when compared to existing page mapping-based flash translation layers.

• 대한임베디드공학회논문지
• /
• 제9권4호
• /
• pp.205-210
• /
• 2014

Cache based live migration method utilizes a cache, which is accessible to both side (remote and local), to reduce the virtual machine migration time, by transferring only irredundant data. However, address space layout randomization (ASLR) is proved to reduce the memory duplicate ratio between targeted migration memory and the migration cache. In this pager, we analyzed the behavior of ASLR to find out how it changes the physical memory contents of virtual machines. We found that among six virtual memory regions, only the modification to stack influences the page-level memory duplicate ratio. Experiments showed that: (1) the ASLR does not shift the heap region in sub-page level; (2) the stack reduces the duplicate page size among VMs which performed input replay around 40MB, when ASLR was enabled; (3) the size of memory pages, which can be reconstructed from the fresh booted up state, also reduces by about 60MB by ASLR. With those observations, when applying cache-based migration method, we can omit the stack region. While for other five regions, even a coarse page-level redundancy data detecting method can figure out most of the duplicate memory contents.

• 인터넷정보학회논문지
• /
• 제3권4호
• /
• pp.27-36
• /
• 2002

본 논문은 원격 교육 시스템(FVU)을 위하여 벡터이미지를 적용한 에디터를 개발하였다. 이 에디터를 사용하여 교수자는 화면상에서 자체 페이지를 효율적으로 구성할 수 있고, 파일의 크기를 줄일 수 있으며, 이미 제작된 이벤트들을 수정한 수도 있다. VUEditor라 명명된 이 에디터는 UML방법론을 적용하여 개발하였다. VUEditor는 강의에 필요한 첫 화면을 구성할 수 있으며, 이렇게 제작된 강의안은 Vector변환을 통해서 VUAuthor로 익스포트(Export)된다. 이러한 과정을 통하여, 파일 사이즈를 감소시키며, 낮은 대역폭을 형성하게 한다. 이러한 설계는 결과적으로 이미지 툴 이나 파워포인트와 같은 응용 프로그램 없이도 강의에 필요한 첫 화면을 VUEditor 자체적으로 구성하며, 결과 파일의 크기가 작아지므로 네트워크 트래픽의 문제를 다소 해결해준다.