• Title/Summary/Keyword: pHEMT

검색결과 181건 처리시간 0.02초

Ku-Band Power Amplifier MMIC Chipset with On-Chip Active Gate Bias Circuit

  • Noh, Youn-Sub;Chang, Dong-Pil;Yom, In-Bok
    • ETRI Journal
    • /
    • 제31권3호
    • /
    • pp.247-253
    • /
    • 2009
  • We propose a Ku-band driver and high-power amplifier monolithic microwave integrated circuits (MMICs) employing a compensating gate bias circuit using a commercial 0.5 ${\mu}m$ GaAs pHEMT technology. The integrated gate bias circuit provides compensation for the threshold voltage and temperature variations as well as independence of the supply voltage variations. A fabricated two-stage Ku-band driver amplifier MMIC exhibits a typical output power of 30.5 dBm and power-added efficiency (PAE) of 37% over a 13.5 GHz to 15.0 GHz frequency band, while a fabricated three-stage Ku-band high-power amplifier MMIC exhibits a maximum saturated output power of 39.25 dBm (8.4 W) and PAE of 22.7% at 14.5 GHz.

  • PDF

Millimeter Wave MMIC Low Noise Amplifiers Using a 0.15 ${\mu}m$ Commercial pHEMT Process

  • Jang, Byung-Jun;Yom, In-Bok;Lee, Seong-Pal
    • ETRI Journal
    • /
    • 제24권3호
    • /
    • pp.190-196
    • /
    • 2002
  • This paper presents millimeter wave monolithic microwave integrated circuit (MMIC) low noise amplifiers using a $0.15{\mu}m$ commercial pHEMT process. After carefully investigating design considerations for millimeter-wave applications, with emphasis on the active device model and electomagnetic (EM) simulation, we designed two single-ended low noise amplifiers, one for Q-band and one for V-band. The Q-band two stage amplifier showed an average noise figure of 2.2 dB with an 18.3 dB average gain at 44 GHz. The V-band two stage amplifier showed an average noise figure of 2.9 dB with a 14.7 dB average gain at 65 GHz. Our design technique and model demonstrates good agreement between measured and predicted results. Compared with the published data, this work also presents state-of-the-art performance in terms of the gain and noise figure.

  • PDF

이중대역 무선랜 응용을 위한 높은 격리도와 선형성을 갖는 MMIC SPDT 스위치 (High Isolation and Linearity MMIC SPDT Switch for Dual Band Wireless LAN Applications)

  • 이강호;구경헌
    • 대한전자공학회논문지TC
    • /
    • 제43권1호
    • /
    • pp.143-148
    • /
    • 2006
  • 본 논문에서는 이중대역 무선랜 응용을 위한 SPDT(single-pole double-throw) 스위치를 설계 및 제작하였다. 높은 격리도와 송신단의 선형성을 개선하기 위해 적층-게이트(stacked-gate)를 이용하는 비대칭구조를 제안하였다. 제안한 SPDT 스위치의 트랜지스터의 게이트-폭과 제어전압 그리고 적층-게이트의 개수는 모의실험을 통해 최적의 값으로 설계되었고, 500mS/mm의 Gmmax와 150GHz의 fmax를 갖는 $0.25{\mu}m$ GaAs pHEMT 공정을 이용하여 제작하였다. 설계된 스위치는 $DC\~6GHz$ 대역에서 0.9dB 이하의 삽입손실과 송신시 40dB 이상의 격리도와 수신시 25dB 이상의 격리도를 나타내었고, -3/0V 제어전압으로 23dBm의 입력 PldB 를 보였다. 제작된 SPDT 스위치는 $1.8mm{\times}1.8mm$의 면적을 갖는다.

W-band 레이더 수신기용 온도보상회로 설계 (Design of Temperature Compensation Circuit for W-band Radar Receiver)

  • 이동주;김완식;권준범;서미희;김소수
    • 한국인터넷방송통신학회논문지
    • /
    • 제20권4호
    • /
    • pp.129-133
    • /
    • 2020
  • 본 논문에서는 W-대역 저잡음증폭기의 온도에 따른 이득 변동을 경감시킬 수 있는 온도보상회로를 기술하였다. 제안된 캐스코드 온도보상 바이어스회로는 공통-소스 저잡음증폭기의 게이트 바이어스를 자동으로 조절하여 소신호 이득의 변화를 억제한다. 설계된 회로는 100-nm GaAs pHEMT 공정 디자인킷으로 구현되었다. 제안된 바이어스 회로를 적용한 W-대역 저잡음증폭기의 시뮬레이션 이득값은 -35~71℃ 범위에서 20 dB 이상, ±0.8 dB 내의 변동값을 보였다. 본 논문에서 제시한 회로는 레이더용 밀리미터파 수신기에 적용되어 안정적인 성능을 낼 수 있을 것으로 기대된다.

W-대역 전력증폭 및 저잡음증폭 MMIC의 국내개발 및 모듈 제작 결과 (Domestic Development and Module Manufacturing Results of W-band PA and LNA MMIC Chip)

  • 김완식;이주영;김영곤;유경덕;김종필;서미희;김소수
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권3호
    • /
    • pp.29-34
    • /
    • 2021
  • 소형 레이더 센서에 적용할 목적으로 W-대역의 핵심부품인 전력증폭 MMIC 칩 및 스위치 및 저잡음 증폭 MMIC 통합 칩을 국내설계하고 각각 OMMIC사의 60nm GaN 공정과 Winsemi.사의 0.1㎛ GaAs pHEMT 공정으로 제작하고 이를 모듈화하였다. 국내개발 MMIC 중에서 W-대역 전력증폭 MMIC는 송신모듈로 제작후 출력 값 27.7 dBm로 측정되었고, 스위치와 저잡음증폭 통합 MMIC는 수신모듈로 제작후 잡음지수는 9.17 dB로 분석 결과와 근사한 측정 결과를 보였다. 또한 온도 시험을 통해서 그 결과를 분석하였는데 송신모듈은 고온에서 상온과 출력에서 1.6 dB 편차를 보였고 수신모듈은 고온과 저온 모두 포함하여 2.7 dB의 편차를 보였으나 상온과 비교하여서는 1.4 dB 상승하였다. 온도시험까지를 포함하는 결과를 확인한 바와 같이 소형 레이더 센서의 송수신기에 W-대역 국내 개발 MMIC 칩을 적용 가능할 것으로 판단된다.

InP 식각정지층을 갖는 InAlAs/InGaAs/GaAs MHEMT 소자의 항복 전압 개선에 관한 연구 (Simulation Study on the Breakdown Enhancement for InAlAs/InGaAs/GaAs MHEMTs with an InP-Etchstop Layer)

  • 손명식
    • 반도체디스플레이기술학회지
    • /
    • 제12권3호
    • /
    • pp.23-27
    • /
    • 2013
  • This paper is for enhancing the breakdown voltage of MHEMTs with an InP-etchstop layer. Gate-recess structures has been simulated and analyzed for the breakdown of the devices with the InP-etchstop layer. The fully removed recess structure in the drain side of MHEMT shows that the breakdown voltage enhances from 2V to almost 4V and that the saturation current at gate voltage of 0V is reduced from 90mA to 60mA at drain voltage of 2V. This is because the electron-captured negatively fixed charges at the drain-side interface between the InAlAs barrier layer and the $Si_3N_4$ passivation layer deplete the InGaAs channel layer more and thus decreases the electron current passing the channel layer. In the paper, the fully-recessed asymmetric gate-recess structure at the drain side shows the on-breakdown voltage enhancement from 2V to 4V in the MHEMTs.