• 한국재료학회지
• /
• 제8권4호
• /
• pp.288-292
• /
• 1998

n-well Si(100) 영역에 $BF_{2}$를 이온주입 [에너지: 30KeV, 주입량 : $5\times10^{15}cm^{-2}$] 하고 Co($120\AA$)/Ti($40\AA$)이중막을 진공증착하여 RTA-silicidation을 통해 Co/Ti 이중막 실리사이드층을 갖는 p+ -n극저접합 다이오드를 제작하였다. 제작된 소자의 이상계수와 비접촉저항 및 누설전류는 각각 1.06, $1.2\times10^{-6}\Omega\cdot\textrm{cm}^2$, $8.6\muA/\textrm{cm}^2$(-3V)로 나타났으며 실리사이드층을 갖는 이미터 영역의 면저항은 약 $8\Omega\Box$로, 실리상이드/실리콘 계면에서 보론 농도는 약 $6\times10^{19}cm^{-3}$으로, 실리사이드 두께(~$500\AA$)를 포함한 접합깊이는 약 $0.14\mu{m}$로 형성되었다. 다이오드 제작에서 Co/Ti 이중막 실리사이드 층의 형성은 소자의 누설전류를 다소 증가시켰으나 이상계수의 개선과 이미터 영역의 면저항 및 비접촉저항의 감소를 가져왔다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1372-1373
• /
• 2006

An electrostatic discharge (ESD) protection device, so called, N-type SCR with P-type MOSFET pass structure (NSCR_PPS), was analyzed for high voltage I/O applications. A conventional NSCR_PPS device shows typical SCR-like characteristics with extremely low snapback holding voltage, which may cause latchup problem during normal operation. However, a modified NSCR_PPS device with proper junction/channel engineering demonstrates highly latchup immune current- voltage characteristics.

• 한국전기전자재료학회논문지
• /
• 제22권2호
• /
• pp.128-131
• /
• 2009

Silicon carbide (SiC) has attracted significant attention for high frequency, high temperature and high power devices due to its superior properties such as the large band gap, high breakdown electric field, high saturation velocity and high thermal conductivity. We performed Al ion implantation processes on n-type 4H-SiC substrate using a SILVACO ATHENA numerical simulator. The ion implantation model used Monte-Carlo method. We simulated the effect of channeling by Al implantation in both 0 off-axis and 8 off-axis n-type 4H-SiC substrate. We have investigated the effect of varying the implantation energies and the corresponding doses on the distribution of Al in 4H-SiC. The controlled implantation energies were 40, 60, 80, 100 and 120 keV and the implantation doses varied from $2{\times}10^{14}$ to $1{\times}10^{15}\;cm^{-2}$. The Al ion distribution was deeper with increasing implantation energy, whereas the doping level increased with increasing dose. The effect of post-implantation annealing on the electrical properties of Al-implanted p-n junction diode were also investigated.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2003년도 하계학술대회 논문집 Vol.4 No.1
• /
• pp.331-334
• /
• 2003

Photovoltaics is considered as one of the most promising new energy technology, because its energy source is omni present, pollution-free and inexhaustive. It is agreed that these solar cells must be thin film type because thin film process is cost-efficive in the fact that it uses much less raw materials and can be continuous. The defect chalcopyrite material $CuIn_3Se_5$ has been identified as playing an essential role in efficient photovoltaic action in $CuInSe_2$-based devicesm It has been reported to be of n-type conductivity, forming a p-n junction with its p-type counterpart $CuInSe_2$. Because the most efficient cells consist of the $Cu(In,Ga)Se_2$ quarternary, knowledge of some physical properties of the Ga-containing defect chalcopyrite $Cu(In,Ga)_3Se_5$ may help us better understand the junction phenomena in such devices.

• 반도체디스플레이기술학회지
• /
• 제13권3호
• /
• pp.45-50
• /
• 2014

In this paper, we propose a super-junction MOSFET (SJ MOSFET) fabricated through a simple pillar forming process by varying the Si epilayer thickness and doping concentration of pillars using SILVACO TCAD simulation. The design of the SJ MOSFET structure is presented, and the doping concentration of pillar, breakdown voltage ($V_{BR}$) and drain current are analyzed. The device performance of conventional Si planar metal-oxide semiconductor field-effect transistor(MOSFET), Si SJ MOSFET, and SiGe SJ MOSFET was investigated. The p- and n-pillars in Si SJ MOSFET suppressed the punch-through effect caused by drain bias. This lead to the higher $V_{BR}$ and reduced on resistance of Si SJ MOSFET. An increase in the thickness of Si epilayer and decrease in the former is most effective than the latter. The implementation of SiGe epilayer to SJ MOSFET resulted in the improvement of $V_{BR}$ as well as drain current in saturation region, when compared to Si SJ MOSFET. Such a superior device performance of SiGe SJ MOSFET could be associated with smaller bandgap of SiGe which facilitated the drift of carriers through lower built-in potential barrier.

• 한국산학기술학회논문지
• /
• 제9권6호
• /
• pp.1581-1584
• /
• 2008

버팅 콘택을 가진 쌍극 폴리사이드 게이트 구조에서 폴리실리콘 내의 순 도핑(net doping) 농도는 $n^+/p^+$ 중첩 및 실리사이드/폴리실리콘 층에서 도펀트의 수평 확산에 기인하여 감소하였다. 버팅 콘택 영역에서의 쇼트키 다이오드 형성은 $CoSi_2$의 열적 응집 현상에 의한 $CoSi_2$ 손실과 폴리실리콘 내의 농도 저하에 기인된다. DDI DRAM에서 기생 쇼트키 다이오드는 감지 증폭기의 노이즈 마진을 감소시켜 column성 불량을 일으킨다. Column성 불량은 $n^+/p^+$ 폴리실리콘 접합 부분을 물리적으로 분리시키거나, $CoSi_2$ 형성 전 질소 이온을 $p^+$ 영역에 주입 시켜 $CoSi_2$의 응집현상을 억제함으로써 줄일 수 있다.

• 한국세라믹학회지
• /
• 제50권3호
• /
• pp.173-179
• /
• 2013

Wurtzite nanomaterials, such as ZnO, GaN, and InN, have become a subject of great scientific and technological interest as they simultaneously have piezoelectric and semiconductor properties. In particular, the piezoelectric potential (piezopotential) created by dynamic straining in the nanowires drives a transient flow of current in the external load, converting mechanical energy into electricity. Further, the piezopotential can be used to control the carrier generation, transport, separation, and/or recombination at the metal-semiconductor junction or p-n junction, which is called the piezophototronic effect. This paper reviews the recent advances on the piezophototronic effect to better use the piezophototronic effect to control the carrier generation, transport, separation and/or recombination for improving the performance of optoelectronic devices, such as photon detectors, solar cells and LEDs. This paper also discusses several research and design studies that have improved the output performance of optoelectronic devices.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.122.2-122.2
• /
• 2015

n-type 실리콘은 p-type과 비교하여 더 높은 소수캐리어 lifetime 으로 금속 불순물에 대하여 더 좋은 내성을 갖는다. 고효율 실리콘 태양전지를 위하여 p-type 웨이퍼를 n-type으로 교체하여 빛을 조사했을 때, 광전자들이 형성되어 p-type과 비교하여 더 좋은 lifetime 안정성을 갖는다. n-type 태양전지의 전면 전극은 AgAl paste로 형성하였다. AgAl 페이스트는 소성 온도와 밀접하게 관련되어 전극의 접합 깊이에 영향을 미친다. p+ emitter 층에 파고드는 금속 접촉의 최적화된 깊이는 접촉 저항에 영향을 미치는 중요한 요소이다. 본 연구에서는 소성 조건을 변화시킴으로써, 금속 깊이의 효과적인 형성을 위한 소성 조건을 최적화하였다. $670^{\circ}C$ 이하의 온도에서 소성을 진행 하였을 때, 충분한 접촉 깊이를 형성하지 못하여 높은 접촉저항을 갖는다. 소성 온도가 증가함에 따라, 접촉 저항은 감소하였다. 최적 소성 온도 $865^{\circ}C$에서 측정된 접촉저항은 $5.99mWcm^2$이다. $900^{\circ}C$ 이상에서 contact junction은 emitter를 통과하여 실리콘과 결합하였다. 그 결과로 접촉저항 shunt가 발생한다.

• 한국진공학회지
• /
• 제1권1호
• /
• pp.176-182
• /
• 1992

CVD 텅스텐의 응력 및 접합 누설전류 특성을 조사하였다. 응력-연속 어닐링온도 의 그래프는 냉각곡선의 응력이 가열곡선의 그것보다 더 높게 나타나는 이력현상을 보인다. SiH4 환원에 의하여 증착된 텅스텐 막이 수소환원에 의하여 증착된 막보다 전반적으로 내부 응력 뿐만 아니라 열 응력도 더 큰 것으로 나타났으며 전자가 후자에 비해 실리콘 기판과의 부착특성이 불량한 것도 이러한 응력차와 유관한 것으로 생각된다. SiH4 환원에 의하여 형 성된 텅스텐 막은 상온에서 인장 응력 상태에 있으며, 온도가 증가됨에 따라 응력이 감소하 다가 $700^{\circ}C$ 부근에서 압축 응력 상태로 바뀌고, 계속 더 온도가 증가됨에 따라 압축 응력 이 급격히 증가한다. SiH4 환원에 의한 텅스텐 막의 증착 온도가 증가함에 따라 n+/p 접합 의 누설전류가 크게 증가하며, 특히 $400^{\circ}C$로 온도가 증가함에 따라 누설전류의 증가폭이 크게 나타났는데, 이것은 수소환원 반응시와 유사하게 텅스텐의 침투(encroachment)에 의 한 실리콘 소모가 그 원인이다. SiH4/WF6 유속비의 증가에 따라서도 누설전류가 증가하는 데 그 효과는 미소한 것으로 나타났다.

• 한국정보통신학회논문지
• /
• 제20권2호
• /
• pp.306-316
• /
• 2016

본 논문에서는 프로그램 선택 소자는 채널 폭이 큰 NMOS (N-channel MOSFET) 트랜지스터 대신 DNW (Deep N-Well) 안에 형성된 채널 폭이 작은 isolated NMOS 트랜지스터의 body인 PW (P-Well)과 source 노드인 n+ diffusion 영역 사이에 형성된 기생하는 접합 다이오드를 사용하는 NMOS-Diode eFuse OTP (One-Time Programmable) 셀을 제안하였다. 제안된 eFuse OTP 셀은 프로그램 모드에서 NMOS 트랜지스터에 형성되는 기생하는 접합 다이오드를 이용하여 eFuse를 blowing 시킨다. 그리고 읽기 모드에서는 접합 다이오드를 이용하는 것이 아니고 NMOS 트랜지스터를 이용하기 때문에 다이오드의 contact voltage 강하를 제거할 수 있으므로 '0' 데이터에 대한 센싱불량을 제거할 수 있다. 또한 읽기 모드에서 채널 폭이 작은 NMOS 트랜지스터를 이용하여 BL에 전압을 전달하므로 OTP 셀의 blowing되지 않은 eFuse를, 통해 흐르는 읽기 전류를 $100{\mu}A$ 이내로 억제하여 blowing되지 않은 eFuse가 blowing되는 문제를 해결할 수 있다.