DOI QR코드

DOI QR Code

A Study on Characteristics of column fails in DDI DRAM

DDI DRAM에서의 Column 불량 특성에 관한 연구

  • 장성근 (청운대학교 디지털방송공학과) ;
  • 김윤장 (매그나칩 반도체 소자팀)
  • Published : 2008.12.31

Abstract

In dual-polycide-gate structure with butting contact, net doping concentration of polysilicon was decreased due to overlap between $n^+$ and $p^+$ and lateral dopant diffusion in silicide/polysilicon layers. The generation of parasitic Schottky diode in butting contact region is attributed both to the $CoSi_2$-loss due to $CoSi_2$ agglomeration and to the decrease in net doping concentration of polysilicon layer. Parasitic Schottky diode reduces noise margin of sense amplifier in DDI DRAM, which causes column fail. The column fail could be reduced by physical isolation of $n^+/p^+$ polysilicon junction or suppressing $CoSi_2$ agglomeration by using nitrogen implantation into $p^+$ polysilicon before $CoSi_2$ formation.

버팅 콘택을 가진 쌍극 폴리사이드 게이트 구조에서 폴리실리콘 내의 순 도핑(net doping) 농도는 $n^+/p^+$ 중첩 및 실리사이드/폴리실리콘 층에서 도펀트의 수평 확산에 기인하여 감소하였다. 버팅 콘택 영역에서의 쇼트키 다이오드 형성은 $CoSi_2$의 열적 응집 현상에 의한 $CoSi_2$ 손실과 폴리실리콘 내의 농도 저하에 기인된다. DDI DRAM에서 기생 쇼트키 다이오드는 감지 증폭기의 노이즈 마진을 감소시켜 column성 불량을 일으킨다. Column성 불량은 $n^+/p^+$ 폴리실리콘 접합 부분을 물리적으로 분리시키거나, $CoSi_2$ 형성 전 질소 이온을 $p^+$ 영역에 주입 시켜 $CoSi_2$의 응집현상을 억제함으로써 줄일 수 있다.

Keywords

References

  1. 산업자원부, "디스플레이 산업현황", 7, 2005.
  2. http://www.eic.re.kr/
  3. B. Yu, D. H. Ju, W. C. Lee, N. Kepler, T. J. King and C. Hu, "Gate Engineering for Deep-Submicron CMOS Transistors", Electron Devices, Vol. 45, No. 6, pp.1253-1262, 1998. https://doi.org/10.1109/16.678529
  4. T. Kuroi, S. Kusunoki, M. Shirahata, Y. Okumura, M. Kobayashi, M. Inuishi and N. Tsubouchi, "The Effects of Nitrogen Implantation into P+poly-Silicon Gate on Gate Oxide Properties", Symp. on VLSI Technology. pp. 107-108, 1994
  5. Y. Hiura, A. Azuma, K. Nagagima, Y. Akasaka, K. Miyano, H. Nitta, A. Honjo, K. Tsuchida, Y. Toyosh ima, K. Suguro and Y. Kohyama, "Integration Techn ology of Polymetal (W/WSiN/Poly-Si) Dual Gate CM OS for 1Gbit DRAMs and Beyond", IEDM Tech. Dig., pp. 389-392, 1998.
  6. Y. H. Kim, S. K. Chamg, S. S. Kim, J. G. Choi, S. H. Lee, D. H. Hahn, and H. D. Kim, "Characteristics of Dual Polymetal(W/WNx/Polysilicon) Gate Comple mentary Metal Oxide Semiconductor for $0.1{\mu}m$ Dynamic Random Access Memory Technology", Jpn. J. Appl. phys. Vol. 39, No. 4B., pp.1969-1973, 2000. https://doi.org/10.1143/JJAP.39.1969
  7. C. L. Chu, G. Chin, K C. Saraswat, S. S. Wong, and R. Dutton, "Technology Limitation for N+/P+ Polycide Gate CMOS due to Lateral Dopant Diffusio n in Silicide/Polysilicon Layers", IEEE Electron Devi ce Letters, Vol. 12, No. 12, pp.696-698, 1991. https://doi.org/10.1109/55.116959
  8. A.H.M. Kamal, A.T. Obeidat, and T. Budri, "Suppres sing boron penetration and cobalt silicide agglomerati on in deep submicron p-channel metal-oxide-semicond uctor devices", Journal of Vacuum Science & Technology B, Vol. 20, No. 1 pp.173-179, 2002.