• 전자공학회논문지A
• /
• 제31A권2호
• /
• pp.88-93
• /
• 1994

We fabricated a large-scale photovoltaic device for detecting-3-5$\mu$m IR, by forming of n$^{+}$-p junction in the $Hg_{1-x}Cd_{x}$Te (MCT) layer which was grown by LPE on CdTe substrate. The composition x of the MCT epitaxial layer was 0.295 and the hole concentration was 1.3${\times}10^{13}/cm^{4}$. The n$^{+}$-p junction was formed by B+ implantation at 100 keV with a does 3${\times}10^{11}/cm^{2}. The n$^{+}$ region has a circular shape with 2.68mm diameter. The vacuum-evaporated ZnS with resistivity of 2${\times}10^{4}{\Omega}$cm is used as an insulating layer over the epitaxial layer. ZnS plays the role of the anti-reflection coating transmitting more than 90% of 3~5$\mu$m IR. For ohmic contacts, gole was used for p-MCT and indium was used for n$^{+}$-MCT. The fabrication took 5 photolithographic masks and all the processing temperatures of the MCT wafer were below 90$^{\circ}C$. The R,A of the fabricated devices was 7500${\Omega}cm^{2}$. The carrier lifetime of the devices was estimated 2.5ns. The junction was linearly-graded and the concentration slope was measured to be 1.7${\times}10^{17}/{\mu}m$. the normalized detectivity in 3~5$\mu$m IR was 1${\times}10^{11}cmHz^{12}$/W, which is sufficient for real application.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.360-364
• /
• 2013

The maximum breakdown voltage's characteristic within the Super Junction MOSFET structure comes from N-Drift and P-Pillar's charge balance. By developing P-Pillar from Planar MOSFET, it was confirmed that the breakdown voltage is improved through charge balance, and by setting the gate voltage at 10V, the characteristic comparisons of Planar MOSFET and Super Junction MOSFET are shown in picture 6. The results show that it had the same breakdown voltage as Planar MOSFET which increased temperature resistance by 87.4% at $.019{\Omega}cm^2$ which shows that by the temperature resistance increasing, the power module's power dissipation improved.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
• /
• pp.133-134
• /
• 2006

A simple doping method to fabricate a very thin channel body of the n-type fin field-effect-transistor (FinFET) with a 20 nm gate length by solid-phase-diffusion (SPD) process is presented. Using As-doped spin-on-glass as a diffusion source of arsenic and the rapid thermal annealing, the n-type source-drain extensions with a three-dimensional structure of the FinFET devices were doped. The junction properties of arsenic doped regions were investigated by using the $n^+$-p junction diodes which showed excellent electrical characteristics. Single channel and multi-channel n-type FinFET devices with a gate length of 20-100 nm was fabricated by As-SPD and revealed superior device scalability.

• Journal of Electrical Engineering and Technology
• /
• 제9권3호
• /
• pp.843-847
• /
• 2014

In Super Junction (SJ) MOSFETs, charge balance is the most important issue of the SJ fabrication process. In order to achieve the best electrical characteristics, such as breakdown voltage and on-resistance, the N-type and P-type drift regions must be fully depleted when the drain bias approaches the breakdown voltage, which is known as the charge balance condition. In conventional charge balance analysis, based on multi-epi process SJ MOSFETs, analytical model has only N, P pillar width and doping concentration parameter. But applying a conventional charge balance principle to trench filling process, easier than Multi-epi process, is impossible due to the missing of the trench angle parameter. To achieve much more superior characteristics of on-resistance in trench filling SJ MOFET, the appropriate trench angle is necessary. So in this paper, modulated charge balance analysis is proposed, in which a trench angle parameter is added. The proposed method is validated using the TCAD simulation tool.

• 한국자기학회지
• /
• 제19권3호
• /
• pp.94-99
• /
• 2009

Pulsed Laser Deposition 방법으로 합성된 $La_{0.7}Ca_{0.3}MnO_3$ 박막의 물리적 특성을 증착 조건에 따라 조사하였다. 기존에 알려진 바와는 매우 달리 매우 낮은 산소 분압 ($1.0{\times}10^{-5}$, $1.0{\times}10^{-6}Torr$)에서도 큐리 온도가 높은 박막의 합성이 이루어졌으며 이는 박막의 합성 과정에서 쳄버 내부의 산소 분압보다는 플라즈마 plume의 모양과 그 내부 물질들의 운동에너지가 박막의 질을 결정하는 매우 중요한 요소임을 의미한다. 이러한 양질 박막의 합성 증착 조건을 이용하여 $La_{0.7}Ca_{0.3}MnO_3$ 을 Nb가 도핑된 $SrTiO_3$ 기판위에 증착함으로써 p-n 접합을 제작하였으며 이의 전류-전압곡선이 정류 특성을 보였고 그 모양은 자기장에 의해 바뀔 수 있음을 확인하였다.

• 센서학회지
• /
• 제5권3호
• /
• pp.101-108
• /
• 1996

Au 또는 Pt를 확산시켜 실리콘 $p^{+}-n$ 접합 다이오드를 제작하였다. Au 또는 Pt의 확산을 $800{\sim}1010^{\circ}C$, 산소 및 질소분위기에서 실시하여 다이오드의 전기적 특성을 분석하였으며, Au 또는 Pt가 확산된 시편을 산소분위기의 $800{\sim}1010^{\circ}C$에서 2차 열처리를 실시한후 이 처리가 소자의 전기적 특성에 미치는 효과에 대해 고찰하였다. $1010^{\circ}C$의 온도에서 1차 확산결과 Pt가 확산된 다이오드의 누설전류는 Au가 확산된 다이오드 누설전류의 75배 였다. $1010^{\circ}C$, 질소분위기에서 1시간동안 Pt가 확산된 시편을 산소분위기에서 $800^{\circ}C$, 1시간동안 2차 열처리하였을 경우에 1차 열처리한 것보다 누설전류가 1/1100로 감소되었다. 초고속 실리콘 $p^{+}-n$ 접합 스위칭 다이오드의 특성을 만족하기 위해서는, Pt를 $1010^{\circ}C$, 질소분위기에선 1시간 확산시킨후 2차 열처리를 $800^{\circ}C$, 산소분위기에서 1시간동안 열처리하는 것이 최적 조건임을 알 수 있었다. 이때 다이오드의 제특성은 역회복시간 4ns, 항복전압 138V, 누설전류1.7nA 그리고 순방향 전압이 1V였다.

• 전자공학회논문지D
• /
• 제36D권11호
• /
• pp.45-55
• /
• 1999

정상상태에서 반도체 소자의 전기적 특성을 분석할 수 있는 소신호 해석용 시뮬레이터를 개발하였다. 전위와 전자 및 정공 농도의 Slotboom변수에 대한 소신호 응답을 정의한 후 $S^3A$방법을 적용하여 ,DC 동작점에서 반도체 방정식을 선형화하였다. 행렬풀이를 위해 전진해법을 사용하여 메모리 소비량을 최소화하며 고주파 영역에서 소신호 해의 정확성을 향상시켰다. 구현된 알고리즘의 검증을 위해 3차원 구조를 갖는 N'P 다이오드 및 2차원 구조를 갖는 n-MOSFET에 대해 소신호 해석을 수행하여 MEDICI와 비교한 결과, 인가 전압에 따른 컨덕턴스와 캐패시턴스의 평균 상대 오차는 N'P 다이오드에서는 0.87%와 2.6%이고, n-MOSFET의 경우 7.75%와 2.24%로 나타났다. n-MOSFET에 대하여 입력신호의 주파수 변화에 따른 컨덕턴스와 캐패시턴스를 비교한 결과 MEDICI의 경우 10GHz까지 예측한 반면 본 논문이 제시한 방법을 이용한 모의실험은 100GHz까지 예측이 가능하여 고주파 영역에서 모의실험의 정확도가 향상됨을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.338.2-338.2
• /
• 2016

Al doped ZnO (AZO) thin films were deposited on Si substrates with rod-shaped-surface by pulsed laser deposition method (PLD). Si-rods were prepared through chemical etching. To analyze the influence on the formation of the rod structure, samples with various chemical etching conditions such as AgNO3/HF ratio, etching time, and solution temperature were prepared. The morphology of Si-rod structures were examined by FE-SEM. Fig. 1 shows a typical structure of n-AZO/p-Si-rod juncions. The fabricated n-AZO/p-Si-rod devices exhibited p-n diode current-voltage characteristics. We compared the I-V characteristics of n-AZO/p-Si-rod devices with the samples without Si-rod structure.

• 대한전자공학회논문지
• /
• 제21권1호
• /
• pp.45-50
• /
• 1984

결정면이 (100)인 실리콘 웨이퍼 위에 열확산(thermal diffusion)법을 이용하여 표면에 V형 흠이 형성된 N+P 태양전지를 제작하였다. (100) 실리콘 표면에 V형 홈을 형성시키기 위하여 이방성 부식용액으로는 etylendiamine, water, pyrocathecol 혼합용액을 사용하였다. 100mW/㎠의 조명아래에서 V형홈을 형성시킨 태양전지가 효율면에서 일반 평면 N+P 태양전지보다는 2.5∼3.5%, texturized 태양전지보다는 0.4∼0.6%정도의 증가를 보였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.72-73
• /
• 2005

In this paper, the simulation of the n-p-n-p layer stacked color detector is presented. A color detector based on vertically integrated structures of silicon can overcome color moire or color aliasing effect. The color detector is designed to separate the fundamental chromatic components at each junction and exhibits maxima of the spectral sensitivity at red, green, and blue region, respectively. From this result, it is observed that the spectral response can be controlled by the doping concentration and structure of the devices.