• Title/Summary/Keyword: p-MOSFET

Search Result 228, Processing Time 0.029 seconds

High-k 물질의 적층을 통한 고신뢰성 EIS pH 센서

  • Jang, Hyeon-Jun;Jeong, Hong-Bae;Lee, Yeong-Hui;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.284-284
    • /
    • 2011
  • Ion sensitive field effect transistor (ISFET)는 용액 중의 각종 이온 농도를 측정하는 반도체 이온 센서이다. ISFET는 작은 소자 크기, 견고한 구조, 즉각적인 반응속도, 기존의 CMOS공정과 호환이 가능하다는 장점이 있다. ISFET의 기본 구조는 기존의 metal oxide semiconductor field effect transistor (MOSFET)에서 고안되었으며, ISFET는 기존의 MOSFET의 게이트 전극 부분이 기준전극과 전해질로 대체되어진 구조를 가지고 있다. ISFET소자의 pH 감지 메커니즘은 감지막의 표면에서 pH용액의 수소이온이 막의 표면에 속박되어 표면전위의 변화를 유발하는 것에 기인한다. 그 결과, 수소이온의 농도에 따라 ISFET의 문턱전압의 변화를 일으키게 되고 드레인 전류의 양 또한 달라지게 된다. 한편, ISFET의 좋은 pH감지특성과 높은 출력특성을 얻기 위하여 high-k물질들이 감지막으로써 지속적으로 연구되어져 왔다. 그 중 Al2O3와 HfO2는 높은 유전상수와 좋은 pH 감지능력으로 인하여 많은 연구가 이루어져온 물질이다. 하지만 HfO2는 높은 유전상수를 갖음에도 불구하고 화학용액에 대한 non-ideal 효과에 취약하다는 보고가 있다. 반면에 Al2O3의 유전상수는 HfO2보다 작지만 화학용액으로 인한 손상에 대하여 강한 immunity가 있는 재료이다. 본 연구에서는, 이러한 각각의 high-k 물질들의 단점을 보안하기 위하여 SiO2/HfO2/Al2O3(OHA) 적층막을 이용한 ISFET pH 센서를 제작하였으며 SOI 기판에서 구현되었다. SOI기판에서 OHA 적층막을 이용한 ISFET 제작이 이루어짐에 따라서 소자의 signal to noise 비율을 증대 시킬것으로 기대된다. 실제로 SOI-ISFET와 같이 제작된 SOI-MOSFET는 1.8${\times}$1010의 높은 on/off 전류 비율을을 보였으며 65 mV/dec의 subthreshold swing 값을 갖음으로써, 우수한 전기적 특성을 보이는 ISFET가 제작이 되었음을 확인 하였다. OHA 감지 적층막의 각 층은 양호한 계면상태, 높은 출력특성, 화학용액에 대한non-ideal 효과에 강한 immunity을 위하여 적층되었다. 결론적으로 SOI과 OHA 적층감지막을 이용하여 우수한 pH 감지 특성을 보이는 pH 센서가 제작되었다.

  • PDF

70nm NMOSFET fabrication with ultra-shallow n+-p junctions using low energy As<+>(2) implantations (낮은 에너지의 As<+>(2) 이온 주입을 이용한 얕은 n+-p 접합을 가진 70nm NMOSFET의 제작)

  • Lee, Jong Deok;Lee, Byeong Guk
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.9-9
    • /
    • 2001
  • Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 $As₂^ +$ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 $n ^+$-p접합을 구현 하였다. 이렇게 형성된 $n^ +$-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 $As₂^ +$ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 $V_ T$(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. $10^20$$㎝^ -3$이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

Electrical characteristics of Schottky source/drain p-MOSFET on SPC-TFT substrate

  • Oh, Jun-Seok;Cho, Won-Ju
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2010.06a
    • /
    • pp.353-353
    • /
    • 2010
  • 본 논문에서는 소스와 드레인의 형성에 있어서 implantation 이 아닌 silicide를 형성시켜서 최고온도 $500^{\circ}C$가 넘지않는 저온공정을 실현하였고, silicon-on-insulator (SOI) 기판이 아닌 solid phase crystallization (SPC) 결정화 방법을 이용하여 결정화 시킨 SPC-TFT 기판을 사용하였다. Silicide 의 형성은 pt를 증착하여 furnace에서 열처리를 실시하여 형성하였다.

  • PDF

The Study of Implementation of the Hewlett-Packard Mobility Model (Hewlett-Packard 이동도 모델의 구현에 관한 연구)

  • 김중태;이은구;강성수;이동렬;김철성
    • Proceedings of the IEEK Conference
    • /
    • 2001.06b
    • /
    • pp.165-168
    • /
    • 2001
  • 고 전계하에서 수직 및 수평 전계의 영향을 고려할 수 있는 Hewlett-Packard 이동도 모델을 구현하였다. HP 이동도 모델은 BANDIS에 구현되었다. 구현된 HP이동도 모델을 검증하기 위해 N-MOSFET과 P-MOSFET에 대해 모의실험을 수행하여 MEDICI와 비교한 결과, 드레인 전압-드레인 전류는 5% 이내의 최대 상대 오차를 보였고 전위 분포는 5% 이내의 최대 상대오차를 보였다. MEDICI에서는 1회 수렴을 하기위해 평균 4.6회 이하의 행렬 연산이 필요한 반면 BANDIS에서는 평균 4.3회 이하의 행렬 연산이 필요하다.

  • PDF

A STUDY ON THE RESONANCE TYPE HIGH-FREQUENCY INVERTER USING MOSFET (MOSFET를 사용한 공진형 고주파 인버터에 관한 연구)

  • Lee, Dal-Hae;Oh, Seung-Hoon;Kim, Dong-Hee;Yoo, Dong-Wook
    • Proceedings of the KIEE Conference
    • /
    • 1990.07a
    • /
    • pp.405-408
    • /
    • 1990
  • This paper is study on resonance type high-frequency inverter using self turn-off devices. The power conversion circuits adopt full-bridge of voltage-fed type. IN the circuit analysis, resistance load was used to estimate of characteristic.

  • PDF

A Circuit Design Using Weight Minimization Method (Weight 최소화법을 이용한 외로 설계)

  • 김희석;임제택
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.22 no.2
    • /
    • pp.82-89
    • /
    • 1985
  • A new non-inferior solution is obtained by investigating method of weight p- norm to explain the conception of MCO (multiple criterion optimization) problem. And then the optimum non-inferior solution is obtained by the weight minimization method applied to objective function of MOSFET NAND rATEAlso this weight minimization method using weight P- norm methods can be applied to non-convex objective function. The result of this minimization method shows the efficiency in comparison with that of Lightner.

  • PDF

Carrier Mobility Enhancement in Strained-Si-on-Insulator (sSOI) n-/p-MOSFETs (Strained-SOI(sSOI) n-/p-MOSFET에서 캐리어 이동도 증가)

  • Kim, Kwan-Su;Jung, Myung-Ho;Choi, Chel-Jong;Cho, Won-Ju
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2007.11a
    • /
    • pp.73-74
    • /
    • 2007
  • We fabricated strained-SOI(sSOI) n-/p-MOSFETs and investigated the electron/hole mobility characteristics. The subthreshold characteristics of sSOI MOSFETs were similar to those of conventional SOI MOSFET. However, The electron mobility of sSOI nMOSFETs was larger than that of the conventional SOI nMOSFETs. These mobility enhancement effects are attributed to the subband modulation of silicon conduction band.

  • PDF

Low-Frequency Noise Characteristics of SiGe pMOSFET Depending upon Channel Structures and Bias Conditions (SiGe pMOSFET의 채널구조와 바이어스 조건에 따른 잡음 특성)

  • Choi, Sang-Sik;Yang, Hun-Duk;Kim, Sang-Hoon;Song, Young-Joo;Cho, Kyoung-Ik;Kim, Jeonng-Huoon;Song, Jong-In;Shim, Kyu-Hwan
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2005.07a
    • /
    • pp.5-6
    • /
    • 2005
  • High performance SiGe heterostructure metal-oxide-semiconductor field effect transistors(MOSFETs) were fabricated using well-controlled delta-doping of boron and SiGe/Si heterostructure epitaxal layers grown by reduced pressure chemical vapor deposition. In this paper, we report 1/f noise characteristics of the SiGe MOSFETs measured under various bias conditions of the gate and drain voltages changing in linear operation regions. From the noise spectral density, we found that the gate and drain voltage dependence of the noise represented same features, as usually scaled with $f^1$. However, 1/f noise was found to be much lower in the device with boron delta-doped layer, by a factor of $10^{-1}\sim10^{-2}$ in comparion with the device fabricated without delta-doped layer. 1/f noise property of delta-doped device looks important because the device may replace bipolar transistors most commonly embedded in high-frequency oscillator circuits.

  • PDF

Trap-related Electrical Properties of GaN MOSFETs Through TCAD Simulation

  • Doh, Seung-Hyun;Hahm, Sung-Ho
    • Journal of Sensor Science and Technology
    • /
    • v.27 no.3
    • /
    • pp.150-155
    • /
    • 2018
  • Three different structures of GaN MOSFETs with trap distributions, trap levels, and densities were simulated, and its results were analyzed. Two of them are Schottky barrier MOSFETs(SB-MOSFETs): one with a p-type GaN body while the other is in the accumulation mode MOSFET with an undoped GaN body and regrown source/drain. The trap levels, distributions and densities were considered based on the measured or calculated properties. For the SB-MOSFET, the interface trap distribution affected the threshold voltage significantly, but had a relatively small influence on the subthreshold swing, while the bulk trap distribution affects the subthreshold swing more.