• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.148-148
• /
• 2010

플래시 메모리로 대표되는 비휘발성 메모리는 IT 기술의 발달에 힘입어 급격한 성장세를 나타내고 있지만, 메모리 소자의 크기가 작아짐에 따라서 그 물리적 한계에 이르러 차세대 메모리에 대한 요구가 점차 높아지고 있는 실정이다. 따라서, 이러한 문제점에 대한 대안으로서 고속 동작 및 정보의 저장 시간을 향상 시킬 수 있는 nano-floating gate memory (NFGM)가 제안되었다. Nano-floating gate에서 사용되는 nanocrystal (NCs) 중에서 Si nanocrystal은 비휘발성 메모리뿐만 아니라 발광 소자 및 태양 전지 등의 매우 다양한 분야에 광범위하게 응용되고 있지만, NCs의 크기와 밀도를 제어하는 것이 가장 중요한 문제로 이를 해결하기 위해서 많은 연구가 진행되고 있다. 또한, 소자의 소형화가 이루어지면서 기존의 플래시 메모리 한계를 극복하기 위해서 터널베리어에 관한 관심이 크게 증가했다. 특히, 최근에 많은 주목을 받고 있는 개량형 터널베리어는 크게 VARIOT (VARIable Oxide Thickness) barrier와 CRESTED barrier의 두 가지 종류가 제안되어 있다. VARIOT의 경우에는 매우 얇은 두께의low-k/high-k/low-k 의 적층구조를 가지며, CRESTED barrier의 경우에는 반대의 적층구조를 가진다. 이와 같은 개량형 터널 베리어는 전계에 대한 터널링 전류의 감도를 증가시켜서 쓰기/지우기 특성을 향상시키며, 물리적인 절연막 두께의 증가로 인해 데이터 보존 시간의 향상을 달성할 수 있다. 본 연구에서는 박막의 $SiO_2$와 $Si_3N_4$를 적층한 VARIOT 타입의 개량형 터널 절연막 위에 전하 축적층으로 $SiN_x$층의 내부에 Si-NCs를 갖는 비휘발성 메모리 소자를 제작하였다. Si-NCs를 갖지 않는 $SiN_x$전하 축적층은 Si-NCs를 갖는 전하 축적층보다 더 작은 메모리 윈도우와 열화된 데이터 보존 특성을 나타내었다. 또한, Si-NCs의 크기가 감소됨에 따라 양자 구속 효과가 증가되어 느린 지우기 속도를 보였으나, 데이터 보존 특성이 크게 향상됨을 알 수 있었다. 그러므로, NFGM의 빠른 쓰기/지우기 속도와 데이터 보존 특성을 동시에 만족하기 위해서는 Si-NCs의 크기 조절이 매우 중요하며, NCs크기의 최적화를 통하여 고집적/고성능의 차세대 비휘발성 메모리에 적용될 수 있을 것이라 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• Journal of the Korean Ceramic Society
• /
• v.56 no.1
• /
• pp.104-110
• /
• 2019

The low-temperature sintering behavior of AlN was investigated through a conventional method. $CaF_2$, CuO and Cu were selected as additives based on their low melting points. When sintered at $1600^{\circ}C$ for 8 h in $N_2$ atmosphere, a sample density > 98% was obtained. The X-ray data indicated that eutectic reactions below $1200^{\circ}C$ were found. Therefore, the current systems have lower liquid formation temperatures than other systems. The liquid phase showed high dihedral angles at triple grain junctions, indicating that the liquid had poor wettability on the grain surfaces. Eventually, the liquid was likely to vaporize due to the unfavorable wetting condition. As a result, a microstructure with clean grain boundaries was obtained, resulting in higher contiguity between grains. From EDS analysis, oxygen impurity seems to be well removed in AlN lattice. Therefore, it is believed that the current systems are beneficial for reducing sintering temperature and improving oxygen removal.

• Korean Journal of Metals and Materials
• /
• v.47 no.8
• /
• pp.488-493
• /
• 2009

Direct syntheses of bulk $Ti_3Al$ via electro-discharge-sintering (EDS) of a stoichiometric elemental powder mixture were investigated. A capacitor bank of $450{\mu}F$ was charged with three input energies, 0.5, 1.0, and 1.5 kJ. The charged capacitor bank was then instantaneously discharged through 0.3 g of a Ti-25.0 at.%Al powder mixture for consolidation. Complete phase transformation occurred in less than $200{\mu}sec$ by the discharge and a bulk $Ti_3Al$ compact was obtained. Compared with consolidated samples fabricated by conventional methods such as high vacuum sintering and casting, the electro-discharge-sintered $Ti_3Al$ compact shows a very fine microstructure with a hardness value of 425 Hv. Electro-discharge-sintering under a $N_2$ atmosphere successfully modified the surface Ti oxide of the $Ti_3Al$ compact into Ti nitride, which concurred with the synthesis and consolidation of $Ti_3Al$. Complete conversion yielding a single phase $Ti_3Al$ is primarily dominated by the fast solid state diffusion reaction.

• Journal of the Korea Institute of Military Science and Technology
• /
• v.25 no.6
• /
• pp.580-585
• /
• 2022

In this study, the high-temperature dielectric constant of Si₃N₄ ceramics, a representative non-oxide-based radome material, was evaluated and the cause of the dielectric constant change was analyzed in relation to the oxidation behavior. The dielectric constant of Si₃N₄ ceramics was 7.79 at room temperature, and it linearly increased as the temperature increased, showing 8.42 at 1,000 ℃. As results of analyzing the microstructure and phase for the Si₃N₄ ceramics before and after heat-treatment, it was confirmed that oxidation did not occur at all or occurred only on the surface at a very insignificant level below 1,000 ℃. Based on this, it is concluded that the increase in the dielectric constant according to the temperature increase of Si₃N₄ ceramics is irrelevant to the oxidation behavior and is only due to the activation of charge polarization.

• Advances in materials Research
• /
• v.11 no.3
• /
• pp.225-235
• /
• 2022

It includes the synthesis of pristine ZnO nanoparticles and a series of Ag-doped zinc oxide nanoparticles was carried out by reflux method by varying the amount of silver (1, 3, 5, 7 and 9% by mol.). The morphology of these nanoparticles was investigated by SEM, XRD and FT-IR techniques. These techniques show that synthesized particles are homogenous spherical nanoparticles having an average particle size of about 50-100 nm along with some agglomeration. The photocatalytic activity of the ZnO nanoparticles and Ag doped ZnO nanoparticles were investigated via photodegradation of methylene blue (MB) as a standard dye. The data from the photocatalytic activity of these nanoparticles show that 7% Ag-doped ZnO nanoparticles exhibit much enhanced photocatalytic activity as compared to pristine ZnO nanoparticles and other percentages of Ag-doped ZnO nanoparticles. Furthermore, 7% Ag-doped ZnO was made composites with sulfur-doped graphitic carbon nitride by physical mixing method and a series of nanocomposites were made (3.5, 7.5, 25, 50, 75% by weight). It was observed that the 25% composites exhibited better photocatalytic performance than pristine S-g-C 3 N 4 and pure 7% Ag-doped ZnO. Tauc's plot also supports the photodegradation results.

• Journal of Powder Materials
• /
• v.30 no.1
• /
• pp.53-64
• /
• 2023

Atomic layer etching (ALE) is a promising technique with atomic-level thickness controllability and high selectivity based on self-limiting surface reactions. ALE is performed by sequential exposure of the film surface to reactants, which results in surface modification and release of volatile species. Among the various ALE methods, thermal ALE involves a thermally activated reaction by employing gas species to release the modified surface without using energetic species, such as accelerated ions and neutral beams. In this study, the basic principle and surface reaction mechanisms of thermal ALE?processes, including "fluorination-ligand exchange reaction", "conversion-etch reaction", "conversion-fluorination reaction", "oxidation-fluorination reaction", "oxidation-ligand exchange reaction", and "oxidation-conversion-fluorination reaction" are described. In addition, the reported thermal ALE processes for the removal of various oxides, metals, and nitrides are presented.

• Journal of Surface Science and Engineering
• /
• v.57 no.3
• /
• pp.165-178
• /
• 2024

In semiconductor memory device manufacturing, the capability for high aspect ratio contact (HARC) etching determines the density of memory device. Given that there is no standardized definition of "high" in high aspect ratio, it is crucial to continuously monitor recent technology trends to address technological gaps. Not only semiconductor memory manufacturing companies such as Samsung Electronics, SK Hynix, and Micron but also semiconductor manufacturing equipment companies such as Lam Research, Applied Materials, Tokyo Electron, and SEMES release annual reports on HARC etching technology. Although there is a gap in technological focus between semiconductor mass production environments and various research institutes, the results from these institutes significantly contribute by demonstrating fundamental mechanisms with empirical evidence, often in collaboration with industry researchers. This paper reviews recent studies on HARC etching and the study of dielectric etching in various technologies.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.4
• /
• pp.75-81
• /
• 2018

The effect of $Ar-N_2$ plasma treatment on Cu surface as one of solutions to realize reliable Cu-Cu wafer bonding was investigated. Structural characteristic of $Ar-N_2$ plasma treated Cu surface were analyzed using X-ray diffraction, X-ray photoelectron spectroscopy, atomic force microscope. Ar gas was used for a plasma ignition and to activate Cu surface by ion bombardment, and $N_2$ gas was used to protect the Cu surface from contamination such as -O or -OH by forming a passivation layer. The Cu specimen under high Ar partial pressure plasma treatment showed more copper oxide due to the activation on Cu surface, while Cu surface after high $N_2$ gas partial pressure plasma treatment showed less copper oxide due to the formation of Cu-N or Cu-O-N passivation layer. It was confirmed that nitrogen plasma can prohibit Cu-O formation on Cu surface, but nitrogen partial pressure in the $Ar-N_2$ plasma should be optimized for the formation of nitrogen passivation layer on the entire surface of Cu wafer.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.57-58
• /
• 2011

III-V족 화합물 반도체의 일종인 InSb는 77 K에서 0.23 eV의 작은 밴드 갭을 가지며 높은 전하 이동도를 가지고 있기 때문에 대기권에서 전자파 흡수가 일어나지 않는 3~5 ${\mu}m$범위의 장파장 적외선 감지가 가능하여 중적외선 감지 소자로 이용되고 있다. 하지만 InSb는 밴드 갭이 매우 작기 때문에, 소자 제작시 누설전류에 의한 소자 특성의 저하가 문제시 되고 있다. 또한 다른 화합물 반도체에 비해 녹는점이 낮고, 휘발성이 강한 5족 원소인 Sb의 승화로 기판의 화학양론적 조성비(stoichiometry)가 변하기 쉬워, 계면특성 저하의 원인이 된다. 따라서 우수한 특성을 가지는 적외선 소자의 구현을 위해서, 저온에서 계면 특성이 우수한 고품질의 절연막 증착 연구가 필수적이다. 본 연구에서는 InSb 기판 위에 $SiO_2$, $Si_3N_4$의 절연막 형성시 증착온도의 변화에 따른 계면 트랩 밀도를 분석하였다. $SiO_2$, $Si_3N_4$ 절연막은 플라즈마 화학 기상 증착법(PECVD)을 이용하여 n형 InSb 기판 위에 증착하였으며, 증착온도를 $120^{\circ}C$부터 $240^{\circ}C$까지 변화시켰다. Metal oxide semiconductor(MOS) 구조 제작을 통하여, 커패시턴스-전압(C-V)분석을 진행하였으며, 절연막과 InSb 사이의 계면 트랩 밀도를 Terman method를 이용하여 계산하였다[1]. 또한, $SiO_2$와 $Si_3N_4$의 XPS 분석과 TOF-SIMS 분석을 통하여 계면 트랩 밀도의 원인을 밝혀 보았다. $120{\sim}240^{\circ}C$ 온도 범위에서 계면 트랩 밀도는 $Si_3N_4$의 경우 $2.4{\sim}4.9{\times}10^{12}cm^{-2}eV^{-1}$, $SiO_2$의 경우 $7.1{\sim}7.3{\times}10^{11}cm^{-2}eV^{-1}$ 값을 나타냈고, 두 절연막 모두 증착 온도가 증가할수록 계면 트랩 밀도가 증가하는 경향을 보였다. 그러나 모든 샘플에서 $Si_3N_4$의 경우, flat band voltage가 음의 전압으로 이동한 반면, $SiO_2$의 경우, 양의 전압으로 이동하는 것을 확인할 수 있었다. 계면 트랩 밀도 증가의 원인을 확인하기 위해서, oxide를 $120^{\circ}C$, $240^{\circ}C$에서 증착시킨 샘플을 XPS 분석을 통하여 깊이에 따른 성분분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 계면에서 $In_2O_3$와 $Sb_2O_3$ 피크의 증가를 확인하였다. 이는 계면에서 oxide양이 증가함을 의미하며, 이렇게 생성된 oxide는 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. Nitride 절연막을 증착시킨 샘플은 TOF-SIMS 분석을 통해, 계면에서의 성분 분석을 하였고, 그 결과, $240^{\circ}C$에서 증착된 샘플에서 In-N, Sb-N, Si-N 결합의 감소를 확인하였다. 이렇게 분해된 결합들의 dangling 결합이 늘어 계면 트랩으로 작용하므로, 계면 특성을 저하시키는 원인으로 작용함을 알 수 있었다. 최종적으로, 소자특성을 확인 하기 위하여 계면 트랩 밀도가 가장 낮게 측정된 $200^{\circ}C$ 조건에서 $SiO_2$ 절연막을 증착하여 InSb 적외선 소자를 제작하였다. 전류-전압(I-V) 분석 결과 -0.1 V에서 16 nA의 누설 전류 값을 보였으며, $2.6{\times}10^3{\Omega}cm^2$의 RoA(zero bias resistance area)를 얻을 수 있었다. 절연막 증착조건의 최적화를 통하여, InSb 적외선 소자의 특성이 개선됨을 확인할 수 있었다.