• 조명전기설비학회논문지
• /
• 제17권5호
• /
• pp.80-87
• /
• 2003

본 논문은 경험적인 탐색방법인 Reactive Tabu Search를 배전계통의 최적 재구성에 적용하였다. 일반적으로 Tabu search는 기울기가 감소하는 방향으로 탐색을 하기 때문에 적은 계산 시간으로 좋은 해를 얻을 수 있지만 초기의 계통 구성에 따라 수렴의 특성이 좌우되어 전역적인 최소해를 찾기가 어려운 단점이 있다 반면 RTS(Reactive Tabu search)는 reaction과 escape 메커니즘을 제공함으로써 파라미터 선정을 자동적으로 적응시키는 것이 가능하여 계통의 초기 구성에 관계 없이 전역적인 해를 적은 계산량으로도 찾을 수 있다. 렬 연구에서는 RTS의 reaction과 escape메커니즘 구현을 위하여 해싱 함수를 이용하였고 또한 제시된 방식을 32모선에 적용, 기존의 참고문헌과 비교함으로써 그 유용성을 입증하였다.

• 정보처리학회논문지A
• /
• 제13A권5호
• /
• pp.421-428
• /
• 2006

본 논문에서는 복잡해져 가는 제어 컴퓨터의 높은 신뢰성 확보를 위해 시간 여분(time redundancy)의 일종인 재실행과 rollback 기법을 TMR 구조에 적절하게 혼용하는 방법을 제안한다 재실행과 rollback 기법은 약간의 추가 시간만으로 재구성(reconfiguration) 없이도 일시적인 결함(fault)에 의해 발생한 TMR 고장(failure)의 회복을 위해 상호 보완적으로 사용될 수 있다. 이를 위해 고장 검출시 가능한 모든 시스템의 고장상태 확률을 추정하였으며, 이를 바탕으로 전체 작업의 평균 실행시간이 최소가 되는 최적의 재실행과 rollback 횟수를 유도하였다. 또한 제안된 방법과 다른 고장회복 기법을 적용했을 때의 평균 실행 시간을 정량적으로 비교하여 그 우수성을 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 하계학술대회 논문집 A
• /
• pp.36-38
• /
• 2004

This paper presents an application of parallel hybrid Genetic Algorithm-Tabu Search (GA-TS) algorithm to search an optimal solution of a recokiguration in distribution system. In parallel hybrid CA-TS, after CA operations, stings which are not emerged in the past population are selected in the reproduction procedure. After reproduction operation, if there are many strings which are in the past population, we add new random strings into the population, if there's no improvement for the predetermined iteration, local search procedure is executed by TS for the strings with high fitness function value. To show the usefulness of the proposed method, developed algorithm has been tested and compared on a distribution system in the reference paper.

• 대한전기학회논문지:전력기술부문A
• /
• 제54권8호
• /
• pp.375-387
• /
• 2005

This paper presents an application of parallel Genetic Algorithm-Tabu Search (GA-TS) algorithm to search an optimal solution of a service restoration in distribution systems. The main objective of service restoration of distribution systems is, when a fault or overload occurs, to restore as much load as possible by transferring the do-energized load in the out of service area via network reconfiguration to the appropriate adjacent feeders at minimum operational cost without violating operating constraints, which is a combinatorial optimization problem. This problem has many constraints with many local minima to solve the optimal switch position. This paper develops parallel GA-TS algorithm for service restoration of distribution systems. In parallel GA-TS, GA operators are executed for each processor. To prevent solutions of low fitness from appearing in the next generation, strings below the average fitness are saved in the tabu list. If best fitness of the GA is not changed for several generations, TS operators are executed for the upper $10\%$ of the population to enhance the local searching capabilities. With migration operation, best string of each node is transferred to the neighboring node after predetermined iterations are executed. For parallel computing, we developed a PC cluster system consists of 8 PCs. Each PC employs the 2 GHz Pentium IV CPU and is connected with others through ethernet switch based fast ethernet. To show the validity of the proposed method, proposed algorithm has been tested with a practical distribution system in Korea. From the simulation results, we can find that the proposed algorithm is efficient for the distribution system service restoration in terms of the solution quality, speedup, efficiency and computation time.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.512-522
• /
• 2003

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제5권3호
• /
• pp.206-215
• /
• 2005

In this paper, we propose a new design method of Genetic Algorithm Processor(GAP) and Evolvable Hardware(EHW). All sorts of creature evolve its structure or shape in order to adapt itself to environments. Evolutionary Computation based on the process of natural selection not only searches the quasi-optimal solution through the evolution process, but also changes the structure to get best results. On the other hand, Genetic Algorithm(GA) is good fur finding solutions of complex optimization problems. However, it has a major drawback, which is its slow execution speed when is implemented in software of a conventional computer. Parallel processing has been one approach to overcome the speed problem of GA. In a point of view of GA, long bit string length caused the system of GA to spend much time that clear up the problem. Evolvable Hardware refers to the automation of electronic circuit design through artificial evolution, and is currently increased with the interested topic in a research domain and an engineering methodology. The studies of EHW generally use the XC6200 of Xilinx. The structure of XC6200 can configure with gate unit. Each unit has connected up, down, right and left cell. But the products can't use because had sterilized. So this paper uses Vertex-E (XCV2000E). The cell of FPGA is made up of Configuration Logic Block (CLB) and can't reconfigure with gate unit. This paper uses Vertex-E is composed of the component as cell of XC6200 cell in VertexE

• 핵의학기술
• /
• 제15권1호
• /
• pp.17-24
• /
• 2011

현재 핵의학 분야에서는 디지털 컴퓨터의 급속한 발전 및 응용으로 인해 FBP 법의 대용으로 OSEM 알고리즘과 같은 고속 영상 재구성 알고리즘이 널리 이용되고 있다. 그 동안 여러 연구에서 파라미터 변경에 따른 OSEM 재구성 영상 질 변화에 대한 평가가 이루어져 왔으나, 어떠한 파라미터를 적용할 지에 관해서는 명확하게 정해진 것은 없다. 본 연구에서는 3D beam modeling을 적용한 3D OSEM 재구성 법에서 iteration 횟수와 subset 개수 변경에 따른 영상의 질 변화를 팬텀 실험과 환자 데이터을 통해 확인하고자 한다. 환자 데이터는 2010년 8월부터 9월까지 본원 핵의학과에서 Brain SPECT를 시행한 환자 5명을 대상으로 연구 분석하였다. 영상은 물과 $^{99m}Tc$ (500 MBq)을 균등하게 혼합한 Jaszczak 팬텀을 이용하여 Siemens사의 이중 헤드 감마 카메라 Symbia T2에서 획득하였다. 환자 데이터는 영상 재구성 시 환자 데이터와 팬텀 데이터 모두 iteration 횟수는 1, 4, 8, 12, 24, 48회, subset 개수는 2, 4, 8, 16, 32개로 변화를 주며 각각의 영상을 재구성하였다. 재구성된 각각의 영상에서 대조도와 영상의 잡음 정도를 가늠하기 위한 변이계수, FWHM을 산출하여 비교하였다. 팬텀 데이터와 환자 데이터에서 영상의 대조도와 공간해상력은 iteration 횟수와 subset 개수의 증가에 따라 모두 선형적으로 증가하는 경향을 나타냈으나 변이계수는 두 파라미터의 증가에 따라 향상되는 경향을 보이지 않았다. Projection 시간에 따른 비교에서도 Projection 당 10초, 20초, 30초 영상에서 모두 영상 대조도와 FWHM은 iteration 횟수와 subset 개수 증가에 따라 선형적으로 향상되는 결과를 나타냈으나 변이계수는 향상되는 경향을 보이지 않았다. 본 실험을 통해 3D beam modeling을 적용한 3D OSEM 재구성 법 영상에서도 기존의 1D와 2D OSEM 재구성 법과 같이 iteration 횟수와 부분집합 개수 증가에 따라 향상하는 영상 대조도의 선형적 관계를 확인할 수 있었다. 하지만 이는 단순한 팬텀 실험과 일부 환자 데이터 만으로 얻은 결과이고, 실제 임상에서는 보다 구조적으로 복잡한 대상과 다양한 변수들이 존재 가능하기 때문에 본 실험의 데이터만을 바탕으로 이를 일반화하기에는 무리가 있으며 차후 실험들을 통해 3D OSEM 재구성 법에 대한 평가가 추가로 이루어져야 할 것이다.

• 한국항공우주학회지
• /
• 제33권9호
• /
• pp.56-65
• /
• 2005

시간유한요소법은 시간영역을 고정시키고 행렬 미분방정식 형태의 공간전파 관계식을 풂으로써 시간과 공간에 대한 동적 해석을 수행하는 방법이다. 이 방법은 공간이산화 유한요소법이나 시/공간 동시이산화 유한요소법에 비해 공간에 관한 자유도가 발생하는 것이 두드러진 특징으로, 이를 이용하여 분포형 구동기의 공간에 따른 특성을 최적화하는 데에 효율적으로 사용될 수 있다. 본 논문에서는 임의의 초기조건을 반영할 수 있도록 구성된 상태변수 벡터를 이용하여 구조물을 시간영역에서 이산화하고, 공간영역에서 전파관계식 및 경계조건을 이용하여 공간전파 관계식을 형성하였다. 이 때 구동기의 공간에 따른 형상 분포는 설계되어야 할 변수의 함수이고, 시간반응은 형상함수를 이용하여 이산화 하였다. 포텐셜 에너지 및 운동에너지를 구조물의 변위제어에 적절한 최적의 성능지수로 설정하고, 이를 최소화하도록 미지의 함수인 구동기의 분포형상을 구하였다. 일반적으로 구조물은 임의의 초기조건에서 외란을 받게 되나, 본 연구에서는 구현가능한 제어법칙을 이용하여 최종시간에서 안정화(rest) 조건을 만족한다고 가정하였다. 구동기 분포형상 최적화를 위해 상태/준상태 방정식을 유도하였다. 서브행렬 재형상화와 시/공간 경계조건을 통해 상태변수와 준상태변수에 대한 Ricatti 미분방정식을 유도하였다. 이를 통해 구동기 분포형상 최적화를 구현하였으며, 수치 시뮬레이션을 통해 적절한 구동기의 분포형상 최적화를 수행할 수 있음을 보였다.