• 제목/요약/키워드: negative bias stress

검색결과 78건 처리시간 0.025초

Improvement of Electronic Properties and Amplification of Electron Trapping/Recovery through Liquid Crystal(LC) Passivation on Amorphous InGaZnO Thin Film Transistors

  • 이승현;김명언;허영우;김정주;이준형
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.267.1-267.1
    • /
    • 2016
  • 본 연구에서는 nematic 액정의 종류 중 하나인 5CB (4-Cyano-4'-pentylbiphenyl) 물질을 박막 트랜지스터 (TFT)의 passivation 층으로 사용했을 때 그 전기적 특성향상을 확인하였다. RF-magnetron sputtering법으로 증착된 비정질 InGaZnO 박막을 활성층으로 사용한 TFT를 제작하여 그 활성층 위에 drop형식으로 passivation 하였다. 그 결과, drain current (I_DS)가 약 10배 정도 증가하고, linear region(V_D=0.5V)에서 mobility와 subthreshold slope(SS)이 각각 6.7에서 12.2, 0.3에서 0.2로 향상되는 것이 보였다. 이것은 gate bias가 인가되었을 때 freedericksz 전이를 통한 액정의 배향과 이때 형성된 dipole 형성에 의한 것으로 보이며, 이러한 LC의 배향은 편광현미경을 통하여 표면과 수직으로 배향한다는 사실을 확인 할 수 있었고 이 LC-passivation된 a-IGZO TFT의 전기적 특성의 향상에 대한 mechanism을 제시하였다. 그리고 배향한 LC가 가지는 dipole에 의해 bias stress 상황에서 독특한 electron trapping과 recovery의 증폭효과가 나타났다. V_G=+20V의 positive gate bias stress를 1000s동안 가했을 때, passivation되지 않은 a-IGZO TFT의 경우 +4V의 threshold voltage shift(${\Delta}V$_TH)가 발생되었고, 바로 -20V의 negative gate bias를 30s간 가해주었을 때 -2.5V의 ${\Delta}V$_TH가 발생하였다. 반면 LC-passivation된 a-IGZO TFT의 경우 각각 +5V와 -4V의 ${\Delta}V$_TH로 더 큰 변화를 가져왔다. 이러한 LC에 의한 electron trapping/recovery 증폭효과에 대한 model을 제시하였다.

  • PDF

액상공정으로 제작된 ZrInZnO 박막 트랜지스터의 전기적 특성에 관한 연구 (Study on the Electrical Characteristics of Solution-processed ZrInZnO Thin-film Transistors)

  • 정태훈;김시준;윤두현;정웅희;김동림;임현수;김현재
    • 한국전기전자재료학회논문지
    • /
    • 제24권6호
    • /
    • pp.458-462
    • /
    • 2011
  • Soution-processed ZrInZnO (ZIZO) thin-film transistors (TFTs) with varying Zr content were fabricated. The ZIZO TFT (Zr=20 at. %/Zn) has an optimal performance with the saturation field effect mobility of 0.77 $cm^2/Vs$, the threshold voltage (Vth) of 2.1 V, the on/off ratio of $4.95{\times}10^6$, and subthreshold swing (S.S) of 0.73 V/decade. Using this optimized ZIZO TFT, the positive and negative gate bias stress according to annealing temperature was also investigated. While the Vth shifts dramatically after 1,000 s of both gate bias stresses, variations in the S.S are negligible. It suggests that electrons or holes are tem porarily trapped in the gate insulator, the semiconductor, or the interface between both layers.

Nano-scale PMOSFET에서 Plasma Nitrided Oixde에 대한 소자 특성의 의존성 (Dependency of the Device Characteristics on Plasma Nitrided Oxide for Nano-scale PMOSFET)

  • 한인식;지희환;구태규;유욱상;최원호;박성형;이희승;강영석;김대병;이희덕
    • 한국전기전자재료학회논문지
    • /
    • 제20권7호
    • /
    • pp.569-574
    • /
    • 2007
  • In this paper, the reliability (NBTI degradation: ${\Delta}V_{th}$) and device characteristic of nano-scale PMOSFET with plasma nitrided oxide (PNO) is characterized in depth by comparing those with thermally nitrided oxide (TNO). PNO case shows the reduction of gate leakage current and interface state density compared to TNO with no change of the $I_{D.sat}\;vs.\;I_{OFF}$ characteristics. Gate oxide capacitance (Cox) of PNO is larger than TNO and it increases as the N concentration increases in PNO. PNO also shows the improvement of NBTI characteristics because the nitrogen peak layer is located near the $Poly/SiO_2$ interface. However, if the nitrogen concentration in PNO oxide increases, threshold voltage degradation $({\Delta}V_{th})$ becomes more degraded by NBT stress due to the enhanced generation of the fixed oxide charges.

Effects of Interfacial Dielectric Layers on the Electrical Performance of Top-Gate In-Ga-Zn-Oxide Thin-Film Transistors

  • Cheong, Woo-Seok;Lee, Jeong-Min;Lee, Jong-Ho;KoPark, Sang-Hee;Yoon, Sung-Min;Byun, Chun-Won;Yang, Shin-Hyuk;Chung, Sung-Mook;Cho, Kyoung-Ik;Hwang, Chi-Sun
    • ETRI Journal
    • /
    • 제31권6호
    • /
    • pp.660-666
    • /
    • 2009
  • We investigate the effects of interfacial dielectric layers (IDLs) on the electrical properties of top-gate In-Ga-Zn-oxide (IGZO) thin film transistors (TFTs) fabricated at low temperatures below $200^{\circ}C$, using a target composition of In:Ga:Zn = 2:1:2 (atomic ratio). Using four types of TFT structures combined with such dielectric materials as $Si_3N_4$ and $Al_2O_3$, the electrical properties are analyzed. After post-annealing at $200^{\circ}C$ for 1 hour in an $O_2$ ambient, the sub-threshold swing is improved in all TFT types, which indicates a reduction of the interfacial trap sites. During negative-bias stress tests on TFTs with a $Si_3N_4$ IDL, the degradation sources are closely related to unstable bond states, such as Si-based broken bonds and hydrogen-based bonds. From constant-current stress tests of $I_d$ = 3 ${\mu}A$, an IGZO-TFT with heat-treated $Si_3N_4$ IDL shows a good stability performance, which is attributed to the compensation effect of the original charge-injection and electron-trapping behavior.

Atomic Layer Deposited ZrxAl1-xOy Film as High κ Gate Insulator for High Performance ZnSnO Thin Film Transistor

  • Li, Jun;Zhou, You-Hang;Zhong, De-Yao;Huang, Chuan-Xin;Huang, Jian;Zhang, Jian-Hua
    • Electronic Materials Letters
    • /
    • 제14권6호
    • /
    • pp.669-677
    • /
    • 2018
  • In this work, the high ${\kappa}$ $Zr_xAl_{1-x}O_y$ films with a different Zr concentration have been deposited by atomic layer deposition, and the effect of Zr concentrations on the structure, chemical composition, surface morphology and dielectric properties of $Zr_xAl_{1-x}O_y$ films is analyzed by Atomic force microscopy, X-ray diffraction, X-ray photoelectron spectroscopy and capacitance-frequency measurement. The effect of Zr concentrations of $Zr_xAl_{1-x}O_y$ gate insulator on the electrical property and stability under negative bias illumination stress (NBIS) or temperature stress (TS) of ZnSnO (ZTO) TFTs is firstly investigated. Under NBIS and TS, the much better stability of ZTO TFTs with $Zr_xAl_{1-x}O_y$ film as a gate insulator is due to the suppression of oxygen vacancy in ZTO channel layer and the decreased trap states originating from the Zr atom permeation at the $ZTO/Zr_xAl_{1-x}O_y$ interface. It provides a new strategy to fabricate the low consumption and high stability ZTO TFTs for application.

NBTI 노화 효과를 고려한 헤더 기반의 파워게이팅 구조 (Header-Based Power Gating Structure Considering NBTI Aging Effect)

  • 김경기
    • 대한전자공학회논문지SD
    • /
    • 제49권2호
    • /
    • pp.23-30
    • /
    • 2012
  • 본 논문에서는 음 바이어스 온도 불안정성 (NBTI) 효과에 의해서 야기되는 파워 게이팅 구조의 성능 저하와 증가하는 기상시간을 보상하기위한 새로운 적응형 헤더기반의 파워 게이팅 구조를 제안한다. 제안된 구조는 두 개의 패스 (two-pass)를 가지는 파워 게이팅 구조에 기반을 둔 폭 변화 헤더(header)와 적응형 제어를 위한 새로운 NBTI 센싱 회로로 구성된다. 본 논문의 시뮬레이션 결과는 적응형 제어를 하지 않는 파워 게이팅의 시뮬레이션 결과와 비교되며, 그 결과는 파워 게이팅 구조에서 누설 전력과 돌입 전류(rush current)을 작게 유지하면서 회로 지연과 기상시간에 대한 NBTI 의존성이 단지 3% 와 4% 내로 줄어든다는 것을 보여준다. 본 논문에서는 45nm CMOS 공정과 NBTI 예측 모델이 제안된 회로를 구성하기 위해서 사용된다.

Flexible한 기판 표면 거칠기에 따른 초박형 비정질 IGZO TFT의 전기적 특성 및 안정성 개선 (Electrical performance and improvement of stability in ultra thin amorphous IGZO TFT on flexible substrate of surface roughness)

  • 신대영;정성현;조형균
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2018년도 춘계학술대회 논문집
    • /
    • pp.126-126
    • /
    • 2018
  • 최근 차세대 디스플레이인 flexible 하고 transparent 한 디스플레이 개발이 진행 중 이며, 이러한 디스플레이가 개발 되기 위해 백 플레인으로 사용되는 Thin Film Transistor (TFT) 또한 차세대 디스플레이 못지 않게 연구가 진행 되고 있다. 기존의 무기물을 기반으로 하고 Rigid한 TFT는 현재 많은 곳에 적용이 되어 사람들이 사용 하고 있다. 하지만 이미 시장은 포화상태이며 차세대 디스플레이 컨셉인 flexible 하고 투명한 것과 맞지 않는다. 그래서 유연하며 투명한 특성을 가진 TFT에 대한 연구가 활발히 진행 되고 있으며 많은 성과를 이루었다. 이러한 소자를 이용하여 훗날 Electronic-skin(e-skin)이라 부르는 전자 피부를 활용하여 실시간 모니터링 할 수 있는 헬스 케어 분야 등에 활용 가치 또한 높다. 현재 유연하며 투명한 기판 및 물질 개발에 많은 연구 개발이 진행 되고 있다. 하지만 유연한 기판을 사용하여 TFT를 제작한 후 stress나 bending에 대한 내구성과 안정성, 신뢰성 등이 무기물을 기반으로 한 TFT에 비해 좋지 않은 실정이다. 따라서 유연하며 투명한 기판을 사용한 TFT에 대한 안정성, 신뢰성 등을 확보하여야 한다. 본 연구 에서는 유연한 기판을 사용하여 TFT를 제작 한 후, TFT특성과 안정성을 확보하는 것을 목표로 실험을 진행하였다. 우리는 Mo전극과 Parylene 기판을 사용하여 유연한 TFT소자를 탑 게이트 구조로 제작 하였고 Rigid한 Glass기판 위에 Floating Process를 진행하기 위해 PVA층을 코팅 후 그 위에 Parylene을 CVD로 증착 하고 IGZO를 Sputter를 사용해 증착했다. Parylene은 DI Water 70도에서 Floating 공정을 통해 Rigid 기판에서 탈착 시켰다. 유연한 기판 위에 TFT를 제작 후 bending에 대한 특성 변화 및 안정성에 대한 측정을 실시하였다. Bending에 대한 특성 변화는 우수한 결과가 나왔지만 안정성 측정 중 Negative Bias Stress(NBS) 상에서 비정상적인 On Current Drop 현상이 발생 되었다. Parylene과 Channel층 사이 interface roughness로 인해 charge trap이 되고 이로 인해 On Current Drop 이라는 현상으로 나타났다. 그래서 우리는 Parylene 기판과 Channel 층간의 surface roughness를 개선하기 위한 방법으로 UV Treatment를 사용하였고 시간을 다르게 하여 surface 개선을 진행했다. Treatment 시간을 증가 시킴에 따라 Surface roughness가 많이 좋아 졌으며, Surface를 개선하고자 비정상적인 On Current Drop 현상이 없어졌으며 위 실험으로 Polymer의 surface roughness에 따라 TFT에 대한 안정성에 대한 신뢰성이 확보 될 수 있는 것을 확인 하였다.

  • PDF

Constraints and opportunities to sustain future wheat yield and water productivity in semi-arid environment

  • Ahmad, Mirza Junaid;Choi, Kyung-Sook
    • 한국수자원학회:학술대회논문집
    • /
    • 한국수자원학회 2019년도 학술발표회
    • /
    • pp.185-185
    • /
    • 2019
  • Sustaining future wheat production is challenged by anthropogenically forced climate warming and drying led by increased concentration of greenhouse gases all around the globe. Warming stresses, originating from the elevated $CO_2$ concentration, are continuously reported to have negative impacts on wheat growth and yield. Yet, elevated $CO_2$ concentration, despite being disparagingly blamed for promoting warming, is also associated with a phenomenon called $CO_2$ enrichment; in which wheat yield can improve due to the enhanced photosynthesis rates and less water loss through transpiration. The conflicting nature of climate warming and $CO_2$ enrichment and their interplay can have specific implications under different environments. It is established form the field and simulation studies that the two contrasting phenomena would act severely in their own respect under arid and semi-arid environments. Wheat is a dietary staple for masses in Pakistan. The country's wheat production system is under constant stress to produce more from irrigated agricultural lands, primarily lying under arid to semi-arid environments, to meet the rapidly growing domestic needs. This work comprehensively examines the warming impacts over wheat yield and water productivity (WP), with and without the inclusion of $CO_2$ enrichment, under semi-arid environment of Punjab which is the largest agricultural province of Pakistan. Future wheat yields and WPs were simulated by FAO developed AquaCrop model v 5.0. The model was run using the bias-correction climate change projections up to 2080 under two representative concentration pathways (RCP) scenarios: 4.5 and 8.5. Wheat yield and WPs decreased without considering the $CO_2$ enrichment effects owing to the elevated irrigation demands and accelerated evapotranspiration rates. The results suggested that $CO_2$ enrichment could help maintain the current yield and WPs levels during the 2030s (2021-2050); however, it might not withhold the negative climate warming impacts during the 2060s (2051-2080). Furthermore, 10 - 20 day backward shift in sowing dates could also help ease the constraints imposed by climate warming over wheat yields and WPs. Although, $CO_2$ enrichment showed promises to counteract the adverse climate warming impacts but the interactions between climate warming and $CO_2$ concentrations were quite uncertain and required further examination.

  • PDF