• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.412-412
• /
• 2009

Carbon-based nano materials have a significant effect on various fields such as physics, chemistry and material science. Therefore carbon nano materials have been investigated by many scientists and engineers. Especially, since graphene, 2-dimemsonal carbon nanostructure, was experimentally discovered graphene has been tremendously attracted by both theoretical and experimental groups due to their extraordinary electrical, chemical and mechanical properties. Electrical conductivity of graphene is about ten times to that of silicon-based material and independent of temperature. At the same time silicon-based semiconductors encountered to limitation in size reduction, graphene is a strong candidate substituting for silicon-based semiconductor. But there are many limitations on fabricating large-scale graphene sheets (GS) without any defect and controlling chirality of edges. Many scientists applied micromechanical cleavage method from graphite and a SiC decomposition method to the fabrication of GS. However these methods are on the basic stage and have many drawbacks. Thereupon, our group fabricated GS through Thermo-electrical Pulse Induced Evaporation (TPIE) motivated by arc-discharge and field ion microscopy. This method is based on interaction of electrical pulse evaporation and thermal evaporation and is useful to produce not only graphene but also various carbon-based nanostructures with feeble pulse and at low temperature. On fabricating GS procedure, we could recognize distinguishable conditions (electrical pulse, temperature, etc.) to form a variety of carbon nanostructures. In this presentation, we will show the structural properties of OS by synthesized TPIE. Transmission Electron Microscopy (TEM) and Optical Microscopy (OM) observations were performed to view structural characteristics such as crystallinity. Moreover, we confirmed number of layers of GS by Atomic Force Microscopy (AFM) and Raman spectroscopy. Also, we used a probe station, in order to measure the electrical properties such as sheet resistance, resistivity, mobility of OS. We believe our method (TPIE) is a powerful bottom-up approach to synthesize and modify carbon-based nanostructures.

• 한국재료학회지
• /
• 제21권5호
• /
• pp.243-249
• /
• 2011

To reduce manufacturing costs of crystalline silicon solar cells, silicon wafers have become thinner. In relation to this, the properties of the aluminium-back surface field (Al-BSF) are considered an important factor in solar cell performance. Generally, screen-printing and a rapid thermal process (RTP) are utilized together to form the Al-BSF. This study evaluates Al-BSF formation on a (111) textured back surface compared with a (100) flat back surface with variation of ramp up rates from 18 to $89^{\circ}C$/s for the RTP annealing conditions. To make different back surface morphologies, one side texturing using a silicon nitride film and double side texturing were carried out. After aluminium screen-printing, Al-BSF formed according to the RTP annealing conditions. A metal etching process in hydrochloric acid solution was carried out to assess the quality of Al-BSF. Saturation currents were calculated by using quasi-steady-state photoconductance. The surface morphologies observed by scanning electron microscopy and a non-contacting optical profiler. Also, sheet resistances and bulk carrier concentration were measured by a 4-point probe and hall measurement system. From the results, a faster ramp up during Al-BSF formation yielded better quality than a slower ramp up process due to temperature uniformity of silicon and the aluminium surface. Also, in the Al-BSF formation process, the (111) textured back surface is significantly affected by the ramp up rates compared with the (100) flat back surface.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.16-22
• /
• 2008

10nm Ni/30 nm와 70nm poly Si/200nm $SiO_2/Si(100)$ 구조로부터 니켈실리사이드의 열적안정성을 연구하기 위해서 쾌속열처리기를 이용하여 실리사이드화 온도 $300{\sim}1100^{\circ}C$에서 40초간 열처리하여 실리사이드를 제조하였다. 준비된 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, FE-SEM, TEM, HRXRD, SPM을 활용하여 확인하였다. 30 nm 다결정실리콘 기판 위에 형성된 실리사이드는 $900^{\circ}C$까지 열적안정성이 있었다. 반면에 70 nm 다결정실리콘 기판 위에 형성된 실리사이드는 기존연구결과와 동일한 $700^{\circ}C$ 이상에서 고저항상인 $NiSi_2$로 상변화 하였다. HRXRD로 확인한 결과, 30 nm 두께의 기판 위에 니켈실리사이드는 $900^{\circ}C$ 고온에서도 NiSi상이 유지되다가 $1000^{\circ}C$에서 $NiSi_2$로 상변화 하였다. FE-SEM 과 TEM 관찰결과, 30 nm 두께의 다결정실리콘 기판에서는 $700^{\circ}C$의 저온처리에는 잔류 다결정실리콘 없이 매우 균일하고 평탄한 40 nm의 NiSi가 형성되었고, $1000^{\circ}C$에는 선폭 $1.0{\mu}m$급의 미로형 응집상이 생성됨을 확인하였다. 70 nm 두께의 다결정실리콘 기판에서는 불균일한 실리 사이드 형성과 잔류 다결정실리콘이 존재하였다. SPM결과에서 전체 실험구간에서의 RMS 표면조도 값도 17nm 이하로 CMOS공정의 FUSI게이트 적용의 가능성을 보여주었다. 다결정실리콘 게이트의 높이를 감소시키면 니켈실리사이드는 상안정화가 용이하며 저저항구간을 넓힐 수 있는 장점이 있었다.

• 한국산학기술학회논문지
• /
• 제8권2호
• /
• pp.195-200
• /
• 2007

최소선폭 $0.1{\mu}m$ 이하의 살리사이드 공정을 상정하여 $10nm-Ni_{0.5}Co_{0.5}/70\;nm-Poly-Si/200\;nm-SiO_2$ 구조로부터 쾌속 열처리를 이용해서 실리사이드 온도를 $600{\sim}1100^{\circ}C$까지 변화시키면서 복합실리사이드를 제조하고 이들의 면저항의 변화와 미세구조의 변화를 면저항 측정기와 TEM 수직단면, 오제이 두께 분석으로 확인하였다. 기존의 동일한 공정으로 제조된 니켈실리사이드에 비해 제안된 니켈 코발트 복합실리사이드는 $900^{\circ}C$까지 저저항을 유지시킬 수 있는 장점이 있었고 20nm 두께의 균일한 실리사이드 층을 폴리실리콘 상부에 형성시킬 수 있었다. 고온 처리시에는 복합실리사이드와 실리콘의 전기적으로 상분리되는 혼합현상으로 고저항 특성이 나타나는 문제를 확인하였다. 제안된 NiCo 합금 박막을 70nm 높이의 폴리실리콘 게이트를 가진 디바이스에 $900^{\circ}C$이하의 실리사이드화 온도에서 효과적으로 산리사이드 공정의 적용이 기대되었다.

• 한국산학기술학회논문지
• /
• 제9권2호
• /
• pp.303-310
• /
• 2008

ICP-CVD(inductively-coupled Plasma chemical vapor deposition)를 사용하여 $250^{\circ}C$기판온도에서 140 nm 두께의 수소화된 비정질 실리콘(${\alpha}$-Si:H)을 제조하였다. 그 위에 30 nm-Ni을 열증착기를 이용하여 성막하고, $200{\sim}500^{\circ}C$ 사이에서 $50^{\circ}C$간격으로 30분간 진공열처리하여 실리사이드화 처리하였다. 완성된 실리사이드의 처리온도에 따른 실리사이드의 면저항값 변화, 미세구조, 상 분석, 표면조도 변화를 각각 사점면저항측정기, HRXRD(high resolution X-ray diffraction), FE-SEM(field emission scanning electron microscope), TEM(transmission electron microscope), SPM(scanning probe microscope)을 활용하여 확인하였다. $300^{\circ}C$에는 고저항상인 $Ni_3Si$, $400^{\circ}C$에서는 중저항상인 $Ni_2Si$, $450^{\circ}C$이상에서 저저항의 나노급 두께의 균일한 NiSi를 확인되었다. SPM결과에서 저저항 상인 NiSi는 $450^{\circ}C$에서 RMS(root mean square) 표면조도 값도 12 nm이하로 전체 공정온도를 $450^{\circ}C$까지 낮추어 유리와 폴리머기판 등 저온기판에 대응하는 저온 니켈모노실리사이드 공정이 가능하였다.

• Journal of the Korean Wood Science and Technology
• /
• 제46권1호
• /
• pp.73-84
• /
• 2018

최근 들어 늘어나고 있는 도시형 화재 사고와 건축 외장재에 따른 화재 피해 사례의 증가에 따라 난연처리기술의 중요성이 부각되고 있다. 특히, 목재를 기반으로 한 건축재료의 활용에 있어서 난연처리기술은 더욱 중요하게 평가되고 있다. Intumescent 시스템은 비할로겐계 난연처리기술의 하나로, 발포와 탄화층 형성을 통하여 난연성을 구현하는 시스템이다. 본 연구에서는 Intumescent 시스템을 적용하기 위해 Ethylene vinyl acetate (EVA)를 매트릭스로 채용하여 복합재료를 제조하였다. Intumescent 시스템의 난연특성을 강화하기 위해 나노클레이를 함께 적용하였다. Intumescent 시스템과 나노클레이 기술을 함께 적용한 복합재료를 시트상의 시험편으로 가공한 후, 이를 활용하여 표면의 난연특성이 강화된 새로운 구조의 교호집성재를 제작하였다. Intumescent 시스템을 적용한 복합재료의 연소특성 평가에서 최대 열방출량이 효과적으로 감소되는 것을 확인할 수 있었다. 표면에 부착된 구조에 따라 CLT는 두 단계에 걸친 연소 현상이 발생했다. 또한, 심부 연소 과정에서 최대 열방출률이 크게 감소하는 경향을 확인할 수 있었다. 이러한 특성은 목재의 연소과정에 있어 연소 확산지연효과가 있을 것으로 판단된다. 표면단판에 대한 난연처리기술 및 복합재료 적용 최적화 기술을 통해 보다 화재특성이 개선된 CLT 구조체 개발이 가능할 것으로 기대된다.

• 한국결정성장학회지
• /
• 제30권5호
• /
• pp.194-199
• /
• 2020

2차원 층상결정구조를 갖는 금속산화물 나노시트의 조성을 제어함으로써 재료 물성 및 응용의 확장이 가능하다. 본 연구에서 니오비움(Nb)이 도핑 된 타이타늄산화물(TiO_y) 나노시트 합성에 성공함으로써 나노시트의 조성을 순수조성에서 도핑조성으로 확장할 수 있었다. 상세하게는 출발 물질인 층상 구조 금속산화물 합성 시 도핑 조성을 설계(K_0.8Ti_1.73-xNb_xLi_0.27O₄, x = 0, 0.03, 0.07)하고 고상 합성한 후 유기물처리를 통한 화학적 박리를 수행하였다. 이렇게 함으로써 니오비움이 도핑 된 타이타늄산화물 초박막 나노시트를 수득할 수 있었다. 나노시트의 크기는 x-y 방향에서 긴 길이 기준으로 2 ㎛ 이하였으며 두께(z 방향)는 약 1 nm였다. 니오비움의 도핑 여부는 XRD 및 SEM-EDS 분석을 통해 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.603-606
• /
• 2005

In this paper, the formation and thermal stability of Ni-silicide using Ni-Pd alloys is studied for ultra shallow S/D junction of nano-scale CMOSFETs. There are no different effects when Ni-Pd is used in single structure and TiN capping structure. But, in case of Cobalt interlayer structure, it was found that Pure Ni had lower sheet resistance than Ni-Pd, because of a thick silicide. Also, Ni-Pd has merits that surface of silicide and interface between silicide and silicon have a good morphology characteristics. As a result, Ni-Pd is an optimal candidate for shallow S/D junction when cobalt is used for thermal stability.

• 대한기계학회논문집B
• /
• 제38권7호
• /
• pp.601-605
• /
• 2014

일반적으로 표면적/부피비가 큰 전도성 다공체는 수퍼캐패시터의 전극이나 흡수제, 유연히터 등의 다양한 분야에 적용되어 왔다. 본 논문에서는 이러한 전도성 다공성 구조의 역학적 전기적 특성을 이용하여 고감도 압력센서를 구현하였다. 탄소나노튜브 용액에 스펀지를 적셔 다공체에 전도성을 부여하였으며, 압력에 따른 전도성 다공체의 저항 변화를 측정하였다. 전도성 스펀지에 압력이 가해졌을때, 각각의 탄소나노튜브들은 서로 맞붙게 되어 저항이 최대 20%까지 줄어듦을 확인하였다. 부드럽고 탄성력이 뛰어난 탄소나노튜브 스폰지는 반복적인 압축실험에도 모양의 변형 없이 매우 빠르게 안정화되고 일정한 저항변화를 확인할 수 있었다. 또한 스펀지 압력소자를 유연소자에 적용하기 위하여 탄소나노튜브 트랜지스터와 연결하여 외부압력에 따른 전기적 특성변화를 측정하였다.

• 한국산학기술학회논문지
• /
• 제21권2호
• /
• pp.280-286
• /
• 2020

일반적으로 사용되고 있는 합성수지인 PVC, PET 소재로 이루어진 카드는 쉽게 산화되거나 분해되지 않아서 사용 후에 폐기물로써 소각 또는 매립 처리되어지고 있으며, 소각 과정에서 환경호르몬과 연소가스등의 공해 문제를 일으킨다. 또한 매립 시에는 분해되지 않고 반영구적으로 쓰레기로 남아있어 환경오염을 일으키는 문제점 있다. 본 연구에서는 현재 사용하고 있는 카드의 문제점을 해결할 수 있는 대체 재료로써 대표적인 생분해성 소재인 폴리락트산(PLA : Polylacticacid)을 사용하여 이러한 문제점을 해결하고자 하였다. 그러나 PLA 소재로만 얇은 시트형태의 카드 기재가 만들어질 경우 재료 본래의 물성이 제한되어 저온 충격강도, 고온 안정성, 휨(Bending) 특성 등이 불충분하여 카드로써의 사용범위도 제한될 수밖에 없는 문제점을 가지고 있다. 이를 해결하기 위하여 PLA와 물성보강을 위한 원료의 적절한 배합 조성비를 검토하고, 결정화 핵제 및 첨가제 등의 조성물 검토와 나노컴파운드 기술을 통한 최적의 생분해성 컴파운드 조성물을 제조, 평가 하였다. 또한, 어닐링 (Annealing) 기술을 적용한 라미네이팅 공정을 통해 생분해성 범용 카드로써의 고기능화를 검증하였다.