• 제목/요약/키워드: n type Si

검색결과 866건 처리시간 0.038초

Applications of XPS and SIMS for the development of Si quantum dot solar cell

  • 김경중;홍승휘;김용성;이우;김영헌;서세영;장종식;신동희;최석호
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2010년도 제39회 하계학술대회 초록집
    • /
    • pp.297-297
    • /
    • 2010
  • Precise control of the position and density of doping elements at the nanoscale is becoming a central issue for realizing state-of-the-art silicon-based optoelectronic devices. As dimensions are scaled down to take benefits from the quantum confinement effect, however, the presence of interfaces and the nature of materials adjacent to silicon turn out to be important and govern the physical properties. Utilization of visible light is a promising method to overcome the efficiency limit of the crystalline Si solar cells. Si quantum dots (QDs) have been proposed as an emission source of visible light, which is based on the quantum confinement effect. Light emission in the visible wavelength has been reported by controlling the size and density of Si QDs embedded within various types of insulating matrix. For the realization of all-Si QD solar cells with homojunctions, it is prerequisite not only to optimize the impurity doping for both p- and n-type Si QDs, but also to construct p-n homojunctions between them. In this study, XPS and SIMS were used for the development of p-type and n-type Si quantum dot solar cells. The stoichiometry of SiOx layers were controlled by in-situ XPS analysis and the concentration of B and P by SIMS for the activated doping in Si nano structures. Especially, it has been experimentally evidenced that boron atoms in silicon nanostructures confined in SiO2 matrix can segregate into the Si/$SiO_2$ interfaces and the Si bulk forming a distinct bimodal spatial distribution. By performing quantitative analysis and theoretical modelling, it has been found that boron incorporated into the four-fold Si crystal lattice can have electrical activity. Based on these findings, p-type Si quantum dot solar cell with the energy-conversion efficiency of 10.2% was realized from a [B-doped $SiO_{1.2}$(2 nm)/$SiO_2(2\;nm)]^{25}$ superlattice film with a B doping level of $4.0{\times}10^{20}\;atoms/cm^2$.

  • PDF

Unbalanced magnetron sputtering과 Segment target을 활용한 CrZr-Si-N 박막의 미세구조와 마모특성 (Microstructure and tribological properties of CrZr-Si-N films synthesized by unbalanced magnetron sputtering with Cr-Zr-Si segment target)

  • 김동준;라정현;김성민;이상율;이상용
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2012년도 추계총회 및 학술대회 논문집
    • /
    • pp.113-114
    • /
    • 2012
  • 본 연구는 segment target을 사용하여 unbalanced magnetron sputtering을 활용하여 고 CrZr-Si-N 박막을 합성하고 박막의 미세구조 및 마모 특성을 연구하는데 그 목적이 있다. 박막의 Si 함량을 조절하기 위하여 각 segment target은 Cr,Zr을 일정vol% 유지하며 Si vol%만 변화하여 설계하였다. Si 함량별로 제작된 마모실험 시편의 미세구조는 XRD, FE-SEM, AFM, TEM을 통하여 분석하였으며, ball on disk type의 마모 시험기를 통해 그 마모 특성을 분석하였으며,

  • PDF

6H-SiC wafer의 결정성 및 전기적 특성 (Crystallinity and electrical properties of 6H-SiC wafers)

  • 김화목;임창성;오근호
    • 한국결정성장학회지
    • /
    • 제7권3호
    • /
    • pp.393-399
    • /
    • 1997
  • 승화법에 의한 6H-SiC 단결정의 최적 성장조건을 설정하여 고품질의 6H-Sic 단결정을 성장하였다. 성장된 결정의 직경은 약 33 mm, 길이는 약 11 mm였다. 성장된 결정을 절단하여 연마한 후 광학현미경을 이용하여 연마된 SiC wafer의 micropipe density와 planar defect density를 측정한 결과, micropipe density는 400개/$ \textrm{cm}^2$이었고 planar defect density는 50개/$\textrm{cm}^2$이었다. 이 6H-SiC wafer와 기판으로 사용된 Acheson 결정의 결정성을 비교하기 위하여 Raman 분광법과 double crystal X-ray diffraction 분석법이 사용되었다. 이 분석에 의해 승화법에 의해 성장된 6H-SiC wafer가 Acheson seed보다 결정성이 우수하였다. Hall effect 측정법에 의해 불순물이 첨가되지 않은 6H-SiC wafer의 전기적인 특성을 측정하였으며 그 결과 캐리어 농도는 $3.91{\times}10^{15}/\textrm {cm}^3$이었고, n-type이었다.

  • PDF

고온용 세라믹 박막형 압력센서의 제작과 그 특성 (Fabrication of Ceramic Thin Film Type Pressure Sensors for High-Temperature Applications and Their Characteristics)

  • 정귀상
    • 한국전기전자재료학회논문지
    • /
    • 제16권9호
    • /
    • pp.790-794
    • /
    • 2003
  • This paper describes the fabrication and characteristics of ceramic thin film type pressure sensors based on Ta-N strain gauges for high temperature applications. Ta-N thin-film strain gauges are deposited onto a thermally oxidized Si diaphragm by RF sputtering in an argon-nitrogen atmos[here($N_2$ gas ratio: 8%, annealing condition: 90$0^{\circ}C$, 1 hr.), patterned on a wheatstone bridge configuration, and used as pressure sensing elements with a high stability and a high gauge factor. The sensitivity is 1.097 ~ 1.21 mV/Vㆍkgf/$\textrm{cm}^2$ in the temperature range of 25 ~ 200 $^{\circ}C$ and the maximum non-linearity resistance), non-linearity than existing Si piezoresistive pressure sensors. The fabricated ceramic thin-film type pressure sensor is expected to be usefully applied as pressure and load sensors that os operable under high-temperature.

웨이퍼 본딩을 이용한 탐침형 정보 저장장치용 열-압전 켄틸레버 어레이 (Thermo-piezoelectric $Si_3N_4$ cantilever array on n CMOS circuit for probe-based data storage using wafer-level transfer method)

  • 김영식;장성수;이선영;진원혁;조일주;남효진;부종욱
    • 정보저장시스템학회:학술대회논문집
    • /
    • 정보저장시스템학회 2005년도 추계학술대회 논문집
    • /
    • pp.22-25
    • /
    • 2005
  • In this research, a wafar-level transfer method of cantilever array on a conventional CMOS circuit has been developed for high density probe-based data storage. The transferred cantilevers were silicon nitride ($Si_3N_4$) cantilevers integrated with poly silicon heaters and piezoelectric sensors, called thermo-piezoelectric $Si_3N_4$ cantilevers. In this process, we did not use a SOI wafer but a conventional p-type wafer for the fabrication of the thermo-piezoelectric $Si_3N_4$ cantilever arrays. Furthermore, we have developed a very simple transfer process, requiring only one step of cantilever transfer process for the integration of the CMOS wafer and cantilevers. Using this process, we have fabricated a single thermo-piezoelectric $Si_3N_4$ cantilever, and recorded 65nm data bits on a PMMA film and confirmed a charge signal at 5nm of cantilever deflection. And we have successfully applied this method to transfer 34 by 34 thermo-piezoelectric $Si_3N_4$ cantilever arrays on a CMOS wafer. We obtained reading signals from one of the cantilevers.

  • PDF

Buried Channel 다결정 실리콘 박막 트랜지스터의 설계 및 제작 (Design and Fabrication of Buried Channel Polycrystalline Silicon Thin Film Transistor)

  • 박철민;강지훈;유준석;한민구
    • 전자공학회논문지D
    • /
    • 제35D권12호
    • /
    • pp.53-58
    • /
    • 1998
  • 다결정 실리콘 박막 트랜지스터를 이용한 회로의 성능 향상을 위하여 새로운 구조의 4-terminal buried channel poly-Si TFT(BCTFT)를 설계하고 제작하였다. BCTFT는 moderate 도핑이 된 buried channel을 이용하므로 기존의 다결정 실리콘 TFT보다 ON-전류와 전계 효과 이동도가 n-형과 p-형 소자 각각 5배와 10배 향상되었다. BCTFT는 moderate 도핑된 buried 채널과 counter 도핑된 body 사이의 junction 공핍에 의하여 캐리어의 이동이 억제 되므로 OFF-전류가 증가하지 않았다.

  • PDF

Implementation of High Carrier Mobility in Al-N Codoped p-Type ZnO Thin Films Fabricated by Direct Current Magnetron Sputtering with ZnO:Al2O3 Ceramic Target

  • Jin, Hujie;Xu, Bing;Park, Choon-Bae
    • Transactions on Electrical and Electronic Materials
    • /
    • 제12권4호
    • /
    • pp.169-173
    • /
    • 2011
  • In this study, Al-N codoped p-type zinc oxide (ZnO) thin films were deposited on Si and homo-buffer layer templates in a mixture of $N_2$ and $O_2$ gas with ceramic ZnO:(2 wt% $Al_2O_3$) as a sputtering target using DC- magnetron sputtering. X-ray diffraction spectra of two-theta diffraction showed that all films have a predominant (002) peak of ZnO Wurtzite structure. As the $N_2$ fraction in the mixed $N_2$ and $O_2$ gases increased, field emission secondary electron microscopy revealed that the surface appearance of codoped films on Si varied from smooth to textured structure. The p-type ZnO thin films showed carrier concentration in the range of $1.5{\times}10^{15}-2.93{\times}10^{17}\;cm^{-3}$, resistivity in the range of 131.2-2.864 ${\Omega}cm$, and mobility in the range of $3.99-31.6\;cm^2V^{-1}s^{-1}$ respectively.

$SiO_2/Si_3N_4/SiO_2$$Si_3N_4/SiO_2/Si_3N_4$ 터널 장벽을 사용한 금속 실리사이드 나노입자 비휘발성 메모리소자의 열적 안정성에 관한 연구

  • 이동욱;김선필;한동석;이효준;김은규;유희욱;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2009년도 제38회 동계학술대회 초록집
    • /
    • pp.139-139
    • /
    • 2010
  • 금속 실리사이드 나노입자는 열적 및 화학적 안정성이 뛰어나고, 절연막내에 일함수 차이에 따라 깊은 양자 우물구조가 형성되어 비휘발성 메모리 소자를 제작할 수 있다. 그러나 단일 $SiO_2$ 절연막을 사용하였을 경우 저장된 전하의 정보 저장능력 및 쓰기/지우기 시간을 향상시키는 데 물리적 두께에 따른 제한이 따른다. 본 연구에서는 터널장벽 엔지니어링을 통하여 물리적인 두께는 단일 $SiO_2$ 보다는 두꺼우나 쓰기/지우기 동작을 위하여 인가되는 전기장에 의하여 상대적으로 전자가 느끼는 상대적인 터널 절연막 두께를 감소시키는 방법으로 동작속도를 향상 시킨 $SiO_2/Si_3N_4/SiO_2$$Si_3N_4/SiO_2/Si_3N_4$ 터널 절연막을 사용한 금속 실리사이드 나노입자 비휘발성 메모리를 제조하였다. 제조방법은 우선 p-type 실리콘 웨이퍼 위에 100 nm 두께로 증착된 Poly-Si 층을 형성 한 이후 소스와 드레인 영역을 리소그래피 방법으로 형성시켜 트랜지스터의 채널을 형성한 이후 그 상부에 $SiO_2/Si_3N_4/SiO_2$ (2 nm/ 2 nm/ 3 nm) 및 $Si_3N_4/SiO_2/Si_3N_4$ (2 nm/ 3 nm/ 3 nm)를 화학적 증기 증착(chemical vapor deposition)방법으로 형성 시킨 이후, direct current magnetron sputtering 방법을 이용하여 2~5 nm 두께의 $WSi_2$$TiSi_2$ 박막을 증착하였으며, 나노입자 형성을 위하여 rapid thermal annealing(RTA) system을 이용하여 $800{\sim}1000^{\circ}C$에서 질소($N_2$) 분위기로 1~5분 동안 열처리를 하였다. 이후 radio frequency magnetron sputtering을 이용하여 $SiO_2$ control oxide layer를 30 nm로 증착한 후, RTA system을 이용하여 $900^{\circ}C$에서 30초 동안 $N_2$ 분위기에서 후 열처리를 하였다. 마지막으로 thermal evaporator system을 이용하여 Al 전극을 200 nm 증착한 이후 리소그래피와 식각 공정을 통하여 채널 폭/길이 $2{\sim}5{\mu}m$인 비휘발성 메모리 소자를 제작하였다. 제작된 비휘발성 메모리 소자는 HP 4156A semiconductor parameter analyzer와 Agilent 81101A pulse generator를 이용하여 전기적 특성을 확인 하였으며, 측정 온도를 $25^{\circ}C$, $85^{\circ}C$, $125^{\circ}C$로 변화시켜가며 제작된 비휘발성 메모리 소자의 열적 안정성에 관하여 연구하였다.

  • PDF

$Al_2O_3/SiN_x$ 후면 적층 패시베이션을 이용한 결정질 실리콘 태양전지의 효율 향상 연구 (Efficiency Improvement with $Al_2O_3/SiN_x$ Rear Passivation of p-type Mono-crystalline Silicon Solar Cells)

  • 천주용;백신혜;김인섭;천희곤
    • 반도체디스플레이기술학회지
    • /
    • 제12권3호
    • /
    • pp.47-51
    • /
    • 2013
  • Current research trends of solar cells has focused on the high conversion efficiency and low-cost production technology. Passivation technology that can be easily adapted to mass production. Therefore, this study conducted experiments with aim of the following two methods for the fabrication of high-efficiency crystalline silicon solar cells. In the first task, an attempt is formation of local Al-BSF to a number of locally doped dots to increase the conversion efficiency of solar cells to reduce the loss of $V_{oc}$ overcome. The second major task, rear surface apply in $Al_2O_3/SiN_x$ stack layer, $Al_2O_3$ prominent negative fixed charge characteristics. As the result of task, Local Al-BSF and $Al_2O_3/SiN_x$ stack layer applied to the p-type single crystalline silicon solar cells, the average $V_{oc}$ of 644mV, $I_{sc}$ of 918mV and conversion efficiency of 18.70% were obtained.

전면발광 유기광소자용 박막 봉지를 위한 유도결합형 화학 기상 증착 장치 (Inductively Coupled Plasma Chemical Vapor Deposition System for Thin Film Ppassivation of Top Emitting Organic Light Emitting Diodes)

  • 김한기
    • 한국전기전자재료학회논문지
    • /
    • 제19권6호
    • /
    • pp.538-546
    • /
    • 2006
  • We report on characteristics of specially designed inductively-coupled-plasma chemical vapor deposition (ICP-CVD) system for top-emitting organic light emitting diodes (TOLEDs). Using high-density plasma on the order of $10^{11}$ electrons/$cm^3$ generated by linear-type antennas connected in parallel and specially designed substrate cooling system, a 100 nm-thick transparent $SiN_{x}$ passivation layer was deposited on thin Mg-Ag cathode layer at substrate temperature below $50\;^{\circ}C$ without a noticeable plasma damage. In addition, substrate-mask chucking system equipped with a mechanical mask aligner enabled us to pattern the $SiN_x$ passivation layer without conventional lithography processes. Even at low substrate temperature, a $SiN_x$ passivation layer prepared by ICP-CVD shows a good moisture resistance and transparency of $5{\times}10^{-3}g/m^2/day$ and 92 %, respectively. This indicates that the ICP-CVD system is a promising methode to substitute conventional plasma enhanced CVD (PECVD) in thin film passivation process.