• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
• /
• pp.46-48
• /
• 2002

사용자에게 서비스 할 데이터가 많을 경우 여러 볼륨에 저장해서 처리해야 할 경우가 발생한다. 볼륨이 여러 개일 경우 효과적이고 효율적인 접근 방법이 필요하다. 본 논문에서는 SHORE 저장 시스템을 이용할 경우에 효과적이고 효율적인 접근 방법을 알아보고자 한다. single thread, multi thread, multi process, socket을 이용한 접근 방법을 살펴보고 multi thread를 이용하는 방법이 가장 효율적인 것을 실험 결과를 통해서 보인다. SHORE thread는 CPU bound에 관련된 job이 많은 경우는 process를 사용했을 때에 비해 큰 효과가 없으나 I/O bound에 관련에 것일 경우는 multi process를 사용한 것과 비슷한 효과가 있음을 알 수 있다.

• 전기전자학회논문지
• /
• 제16권4호
• /
• pp.310-315
• /
• 2012

본 논문에서는 모바일환경에 최적화 된 멀티 스레드 모바일 GPGPU를 설계하고, 멀티 스레드로 구성된 모바일 프로세서에서의 효과적인 스레드 관리 기법을 검증한다. 스레드의 제어에는 별도의 하드웨어 없이 소프트웨어 명령어를 기반으로 설계하였다. 스레드 관리 기법의 검증은 차선 검출 알고리즘을 구현하여 nVidia의 CUDA Architecture와 설계한 GPGPU의 스레드 관리 효율을 비교 분석한다. 스레드 효율에서는 CUDA와 비교했을 때 최대 2배까지 높은 효율을 보인다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2002년도 추계학술발표논문집
• /
• pp.767-770
• /
• 2002

본 논문에서는 RTSP 프로토콜을 제어하기 위한 서버 시스템을 IOCP 기반의 Multi-Thread 기법을 이용하여 구현하는 방법을 소개한다. 다수의 클라이언트에 대한 응답을 Thread로 구성하는 부분에서 Multi-Threading을 이용함으로써 수행 속도를 높이고 Winsock2에서 제공하는 IOCP(T/O Completion Port)를 이용하여 견고하고 확장이 용이한 RTSP(Real Time Streaming Protocol) 스트리밍 서버를 개발하였다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.46-52
• /
• 2009

현재 개발되고 있는 Shader 프로세서는 처리 성능을 높이기 위하여 Multi-Core, Multi-Thread를 채택하고 있다. 또한 Shader 프로세서에서 각 수행 단계별 마다 IP를 따로 구현하지 않고 하나의 Core IP를 다양한 목적으로 사용할 수 있도록 설계하고 있다. 본 논문에서는 이러한 목적에 맞게 Shader-Core를 이용하여 연산이 가능하고, Multi-Core, Multi-Thread 기반에서 픽셀의 병렬처리가 가능하도록 고안된 Vector 기반의 Rasterization알고리즘을 제안한다. 이를 통하여 동일 조건의 기존 알고리즘에 비하여 약 2%의 연산량을 가지면서 각 픽셀이 독립적으로 연산이 가능하도록 하였다.

• 전기학회논문지
• /
• 제63권12호
• /
• pp.1704-1709
• /
• 2014

In order to increase the performance of multi-core system processor architectures, the multi-thread branch predictor which speculatively fetches and allocates threads to each core should be highly accurate. In this paper, the perceptron based multi-thread branch predictor is proposed for the multi-core processor architectures. Using SPEC 2000 benchmarks as input, the trace-driven simulation has been performed for the 2 to 16-core architectures employing perceptron multi-thread branch predictor extensively. Its performance is compared with the architecture which utilizes the two-level adaptive multi-thread branch predictor.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권1호
• /
• pp.21-28
• /
• 2005

웹 서버 혹은 웹 애플리케이션 서버는 급증하는 웹 사용자들의 요구에 효율적으로 대처하기 위하여 일반적으로 다중 쓰레드 모델을 적용하고 있다. 그러나 이러한 다중 쓰레드 모델이 새로운 웹 환경의 특정한 상황에서 다중 프로세스 모델에 비해 오히려 더 나쁜 성능을 보이는 경우가 있다. 본 논문에서는 이러한 문제를 해결하기 위하여 두 가지 접근 방법을 통해 다중 쓰레드 모델의 성능 저하에 대한 원인을 분석한다. 그 중 첫 번째로, 다양한 응용 환경에서의 다중 쓰레드 모델과 프로세스 모델을 비교한다. 두 번째로는 효율성을 위하여 일반적으로 제공되는 프로세스/쓰레드 풀 모델에서 동적인 지시자들의 설정값에 의한 영향을 분석한다. 본 논문에서는 자체 제작한 웹 클라이언트 시뮬레이터와 아파치 엘 서버 2.0을 연동하여 이러한 실험들을 진행하고 결과 및 분석 내용을 제시한다.

• 대한임베디드공학회논문지
• /
• 제13권5호
• /
• pp.225-234
• /
• 2018

Control flow errors are caused by the vulnerability of memory and result in system failure. Signature-based control flow monitoring is a representative method for alleviating the problem. The method commonly consists of two routines; one routine is signature update and the other is signature verification. However, in the existing signature-based control flow monitoring, monitoring target application is tightly combined with the monitoring code, and the operation of monitoring in a single thread is the basic model. This makes the signature-based monitoring method difficult to expect performance improvement that can be taken in multi-thread and multi-core environments. In this paper, we propose a new signature-based control flow monitoring model that separates signature update and signature verification in thread level. The signature update is combined with application thread and signature verification runs on a separate monitor thread. In the proposed model, the application thread and the monitor thread are separated from each other, so that we can expect a performance improvement that can be taken in a multi-core and multi-thread environment.

• 한국컴퓨터정보학회논문지
• /
• 제21권4호
• /
• pp.1-8
• /
• 2016

In small embedded systems including IoT devices, memory size is very small and it is important to reduce memory amount for execution of application programs. For multi-threaded applications, stack may consume a large amount of memory because each thread has its own stack of sufficiently large size for worst case. This paper presents an implementation of single stack multi-threading, called SSThread (Single Stack Thread), by sharing a stack for all threads to reduce stack memory size. By using SSThread, multi-threaded applications can be programmed based on normal C language environment and there is no requirement of transporting multi-threading operating systems. It consists of several library functions and various C macro definitions. Even though some functional restrictions in comparison to operating systems supporting complete multi-thread functionalities, it is very useful for small embedded systems with tiny memory size and it is simple to setup programming environment for multi-thread applications.

• 대한공업교육학회지
• /
• 제33권1호
• /
• pp.265-281
• /
• 2008

본 연구의 목적은 정보통신기술 영역의 데이터 통신 원리 중에서 다중프로세스 방식과 다중 쓰레드 방식의 병행서버에 대해 직접 체험할 수 있는 실습사례를 제시하는 데 있다. 이를 위해 먼저 다중 프로세스 방식인 포크 서버(fork server)와 다중 쓰레드 방식인 쓰레드 서버(thread server), 그리고 쓰레드 클라이언트(thread client)를 구현하였다. 다음에 실험환경으로서 이더넷(ethernet)을 이용한 소규모 네트워크를 구성하였으며 사용자 수에 따른 데이터 전송시간을 측정하였다. 데이터 전송시간을 측정한 결과, 쓰레드 서버가 포크 서버에 비해 약 20~61%의 전송시간 절감율을 보였으며 두 서버 모델 간 전송시간 차이는 사용자 인원수에 비례하였다. 두 서버 모델 간 발생하는 성능차이의 주된 원인은 프로세스 포크(fork)와 쓰레드 생성에 소요되는 시간이 다르기 때문이다. 아울러, 프로세스 간, 쓰레드 간 스케줄링에서 발생하는 문맥전환(context switching) 역시 웹 서버의 부하에 영향을 주는 것을 알 수 있었다. 본 연구를 통해 제시된 실습사례와 측정된 실험데이터는 학교현장에서 수업시간에 데이터통신 원리에 대해 직접 체험할 수 있는 교육적 실습자료로 활용될 수 있다.

• Journal of Computing Science and Engineering
• /
• 제5권2호
• /
• pp.131-140
• /
• 2011

Different cores typically share the last-level cache in a multi-core processor. Threads running on different cores may interfere with each other. Therefore, the multi-core worst-case execution time (WCET) analyzer must be able to safely and accurately estimate the worst-case inter-thread cache interference. This is not supported by current WCET analysis techniques that manly focus on single thread analysis. This paper presents a novel approach to analyze the worst-case cache interference and bounding the WCET for threads running on multi-core processors with shared L2 instruction caches. We propose to use an interference matrix to model inter-thread interference, on which basis we can calculate the worst-case inter-thread cache interference. Our experiments indicate that the proposed approach can give a worst-case bound less than 1%, as in benchmark fib-call, and an average 16.4% overestimate for threads running on a dual-core processor with shared-L2 cache. Our approach dramatically improves the accuracy of WCET overestimatation by on average 20.0% compared to work.