• 한국전자파학회논문지
• /
• 제14권10호
• /
• pp.985-995
• /
• 2003

본 논문에서는 $\pm$20$^{\circ}$의 구형 빔 패턴 형성을 위한 삼차원 다층 원형 도체 배열 구조의 최적화 설계 변수들에 대하여 연구하였다. 원형 도파관 여기에 의한 다층 원형 도체 배열 구조의 각 방사 소자는 입력 원형 도파관, 임피이던스 정합용 원형 도파관, 방사 원형 도파관 그리고 그 위에 적층된 유한개의 원형 도체 배열층들로 구성되며, 각 방사 소자들은 원추형 빔 스캐닝에 적합한 정육각형 격자 배열 구조를 이룬다. 본 논문에서는 다층 원형 도체 배열 구조에 대한 해석 알고리듬을 제시하고, 이것을 프로그램 코드화하여 최적화 설계 변수 추출을 위한 다양한 설계 변수 변화에 대한 시뮬레이션을 수행하였다. 또한, 다층 원형 도체 배열 구조의 구형 빔 패턴 및 반사 계수에 대한 대역폭 특성을 살펴 보았으며, 그 결과 다층 원형 도체 배열 구조는 최소한 5.6 %의 주파수 대역폭내에서 $\pm$20$^{\circ}$의 양호한 구형 빔 패턴을 형성함을 알 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 C
• /
• pp.764-766
• /
• 1998

An evaluation method for oxygen permeable characteristics of the membrane covering to each cathode of multiple cathode - single anode type dissolved oxygen sensor, which has high reproducibility and is capable of measuring multiple components in solutions. For this purpose, a measuring circuit for the multiple cathode type DO sensor was designed to lower the noise signal by adapting a digital LPF to readout the sensor output accurately. Digital LPF is designed by setting up the transfer function to set the cutoff frequency to 10Hz, and the transfer function is programmed by C language, and then the filtering characteristics are evaluated with the simulation and experiments. Using this LPF added measuring circuit for the multiple cathode type DO sensor, we have obtained the calibration factor for each cathode to calibrate the variation of the output signals. The calibration factor was obtained by measuring the sensor output signal followed by oxygen partial pressure, using the same oxygen permeable membrane at each cathode of the multiple cathode type DO sensor.

• 조명전기설비학회논문지
• /
• 제23권1호
• /
• pp.116-124
• /
• 2009

본 논문은 이산웨이블렛 변환, 푸리에 변환 및 실효값의 연산 결과를 이용하여 전력품질을 진단하는 인공지능형 진단기법을 제안한다. 제안된 진단기법을 채택한 인공지능형 전력품질 진단기는 과도현상, 순간전압강하, 순간전압상승, 순간정전 및 전고조파 외형률의 진단 및 분류가 가능하다. 신호처리를 위한 데이터 샘플링주파수는 15.36[kHz]가 사용되었으며 샘플링된 이산데이터는 이산웨이블렛변환, 고속푸리에변환, 실효값의 연산에 사용되어진다. 효율적인 인공지능형 전력품질 진단을 위해서, 진단하고자 하는 전력품질 요소에 맞추어 간단한 다층구조의 인공신경망을 설계하였다. 제안된 인공신경망은 C++ 언어로 프로그램되어 PSIM 시뮬레이션 연구에 사용되었으며, TI DSP 320C6713 마이크로프로세서를 사용한 MP PQ+256 하드웨어에서 검증하였다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1077-1087
• /
• 2003

본 논문에서는 IPsec등의 네트워크 보안 프로토콜을 위해 다중모드를 가지는 블록암호시스템의 구조를 제안하고 ASIC 라이브러리를 이용해서 하드웨어로 구현하였다. 블록 암호시스템의 구성을 위해서 AES, SEED, 그리고 3DES 등의 국내외 표준 블록암호화 알고리즘을 사용하였고 네트워크를 비롯한 유/무선으로 입력되는 데이터를 최소의 대기시간(최소 64클럭, 최대 256클럭)만을 가지면서 실시간으로 데이터를 암호화 혹은 복호화시킬 수 있다. 본 설계는 ECB, CBC, OFB뿐 아니라 최근 많이 사용되는 CTR(Counter) 모드를 지원하고 다중 비트단위(64, 128, 192, 256 비트)의 암/복호화를 수행한다. IPsec등의 네트워크 보안 프로토콜로의 연계를 위해 알고리즘 확장성을 보유한 하드웨어로 구현되었고 여러 암호화 알고리즘의 동시적인 동작이 가능하다. 적절한 하드웨어 공유와 프로그래머블한 특성이 강한 내부데이터 패스를 통해 자체적인 블럭암호화 모드를 지원하기 때문에 다양한 방식의 암/복호화가 가능하다. 전체적인 동작은 직렬 통신에 의해서 프로그래밍되고 명령어의 디코딩을 통해 생성된 제어신호가 동작을 결정한다. VHDL을 이용해 설계된 하드웨어는 Hynix 0.25$\mu\textrm{m}$ CMOS 공정을 통해 합성되었고 약 10만 게이트의 자원을 사용하였으며, 100MHz 이상의 클럭 주파수에서 안정적으로 동작함을 NC-Verilog에서 확인하였다.