• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(1)
• /
• pp.47-50
• /
• 2004

In this paper, we implement an Elliptic Curve Cryptosystem(ECC) processor for DTCP. Because DTCP(Digital Transmission Content Protection) uses GF(p), where p is a 160-bit prime integer, we design a scalar multiplier based on GF(p). The scalar multiplier consists of a modular multiplier and an adder. The multiplier uses montgomery algorithm which is implemented with CSA(Carry-save Adder) and CLA(Carry-lookahead Adder). Our new scalar multiplier has been synthesized using Samsung 0.18 um CMOS technology and the maximum operation frequency is estimated 98 MHz, with the size about 65,000 gates. The resulting performance is 29.6 kbps, that is, it takes 5.4 msec to process a 160-bit data frame. We assure that this performance is enough to be used for digital signature, encryption/decryption, and key exchanges in real time environments.

• ETRI Journal
• /
• 제30권6호
• /
• pp.818-825
• /
• 2008

This paper proposes an exponentiation method with Frobenius mappings. The main target is an exponentiation in an extension field. This idea can be applied for scalar multiplication of a rational point of an elliptic curve defined over an extension field. The proposed method is closely related to so-called interleaving exponentiation. Unlike interleaving exponentiation methods, it can carry out several exponentiations of the same base at once. This happens in some pairing-based applications. The efficiency of using Frobenius mappings for exponentiation in an extension field was well demonstrated by Avanzi and Mihailescu. Their exponentiation method efficiently decreases the number of multiplications by inversely using many Frobenius mappings. Compared to their method, although the number of multiplications needed for the proposed method increases about 20%, the number of Frobenius mappings becomes small. The proposed method is efficient for cases in which Frobenius mapping cannot be carried out quickly.

• Journal of information and communication convergence engineering
• /
• 제7권2호
• /
• pp.107-112
• /
• 2009

Renewable energy resources will be an increasingly important part of power generation in the new millennium. Besides assisting in the reduction of the emission of greenhouse gases, they add the much needed flexibility to the energy resource mix by decreasing the dependence on fossil fuels. Due to their modular characteristics, ease of installation and because they can be located closer to the user, PV system have great potential as distributed power source to the utilities. In this paper, a dc-de power converter scheme with the push-pull based technology is proposed to apply for solar power system which has many features such as high efficiency, stable output, and low acoustic noises, DC-DC converter is used in proposed topology has stable efficiency curve at all load range and very high efficiency characteristics. This paper presents the design of a single-phase photovoltaic inverter model and the simulation of its performance.

• 전력전자학회논문지
• /
• 제26권6호
• /
• pp.397-403
• /
• 2021

In this paper, phase shedding algorithm that measuring to converter's input and output parameter during real-time to control the number of driving converters is proposed. The proposed phase-shedding algorithm drives the DVR power supply with the optimal converter's combination without the loss calculation curve and the lookup table in which the efficiency is measured in advance. The proposed algorithm was implemented through a digital controller and verified in a two-modular LLC converter with a single rated power of 60 Win a 120 W DVR power supply system. Experimental results are presented to prove the validity of the proposed algorithm.

• Nuclear Engineering and Technology
• /
• 제56권6호
• /
• pp.2352-2366
• /
• 2024

Reinforced concrete (RC) shear walls with precast steel-concrete composite modular (PSCCM) are strongly recommended in the structural design of nuclear power plants due to the need for a large number of process pipeline crossings and industrial construction. However, the effect of the PSCCM on the mechanical behavior of the whole RC shear wall is still unknown and has received little attention. In this study, three 1:3 scaled specimens, one traditional shear wall specimen (TW) and two shear wall specimens with the PSCCM (PW1, PW2), were designed and investigated under cyclic loadings. The failure mode, hysteretic curve, energy dissipation, stiffness and strength degradations were then comparatively investigated to reveal the effect of the PSCCM. Furthermore, numerical models of the RC shear wall with different PSCCM distributions were analyzed. The results show that the shear wall with the PSCCM has comparable mechanical properties with the traditional shear wall, which can be further improved by adding reinforced concrete constraints on both sides of the shear wall. The accumulated energy dissipation of the PW2 is higher than that of the TW and PW1 by 98.7 % and 60.0 %. The failure of the shear wall with the PSCCM is mainly concentrated in the reinforced concrete wall below the PSCCM, while the PSCCM maintains an elastic working state as a whole. Shear walls with the PSCCM arranged in the high stress zone will have a higher load-bearing capacity and lateral stiffness, but will suffer a higher risk of failure. The PSCCM in the low stress zone is always in an elastic working state.

• 한국정보통신학회논문지
• /
• 제26권7호
• /
• pp.1071-1077
• /
• 2022

타원곡선 암호 (elliptic curve cryptography; ECC) 기반의 공개키 기반구조 구현에 사용될 수 있는 보안 SoC(system-on-chip)를 설계하였다. 보안 SoC는 타원곡선 디지털 서명 알고리듬 (elliptic curve digital signature algorithm; ECDSA)용 하드웨어 가속기가 AXI4-Lite 버스를 통해 Cortex-A53 CPU와 인터페이스된 구조를 갖는다. ECDSA 하드웨어 가속기는 고성능 ECC 프로세서, SHA3 (secure hash algorithm 3) 해시 코어, 난수 생성기, 모듈러 곱셈기, BRAM (block random access memory), 그리고 제어 FSM (finite state machine)으로 구성되며, 최소의 CPU 제어로 ECDSA 서명 생성과 서명 검증을 고성능으로 연산할 수 있도록 설계되었다. 보안 SoC를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 하드웨어-소프트웨어 통합 검증을 하였으며, 150 MHz 클록 주파수로 동작하여 초당 약 1,000번의 ECDSA 서명 생성 또는 서명 검증 연산 성능을 갖는 것으로 평가되었다. ECDSA 하드웨어 가속기는 74,630개의 LUT (look-up table)와 23,356개의 플립플롭, 32kb BRAM 그리고 36개의 DSP (digital signal processing) 블록의 하드웨어 자원이 사용되었다.

• 대한토목학회논문집
• /
• 제34권1호
• /
• pp.73-85
• /
• 2014

CFT 기둥은 시공이 간단하고 경제적이며 구조성능이 우수한 현장타설 매입형 연결 형식이다. 본 연구에서는 모듈러 교각에 적용되는 CFT 기둥-기초 연결부 형식을 제안하고, 실험을 통하여 구조성능을 평가하였다. 기둥-기초 연결부의 구조성능을 평가하기 위해서 기초부 콘크리트에 매입되는 CFT 기둥의 매입깊이를 변수로 총 4개의 실험체를 제작하여 실험을 수행하였다. 준정적 실험결과, 매입깊이가 0.6D인 실험체에서는 낮은 하중단계에서 기초부의 콘파괴로 인하여 상대적으로 낮은 연성능력을 보였다. 그러나 매입깊이가 0.9D 이상인 실험체에서는 기초부의 콘파괴가 방지되고 CFT 기둥 하단부에서 전형적인 휨파괴 거동을 보이며 높은 연성능력을 발휘하였다. 하중-변위 이력곡선, 변위 연성도 및 에너지 소산능력 등을 분석한 결과, 제안된 CFT 기둥-기초 연결부의 매입깊이는 0.9D~1.2D 수준이 내진성능을 발휘하는 합리적인 수준인 것으로 평가되었다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.67-74
• /
• 2005

암호화 시스템은 다양한 표준으로 인해 하드웨어 구성에 많은 어려움이 있다. 본 논문에서는 다양한 암호화 규격을 수용할 수 있는 재구성 가능한 타원 곡선 암호화 프로세서 구조를 제안한다. 제안된 프로세서 구조는 32bit 크기의 입출력 포트와 내부 버스를 가지며 유한체 연산 장치(AU), 입력/출력 장치(IOU), 레지스터 파일 그리고 프로그램이 가능한 제어 장치(CU)로 이루어져 있다. 제어 장치의 ROM에 저장되어 있는 마이크로 코드에 의하여 프로세서에서 사용할 키의 길이와 원시 다항식이 결정된다 마이크로 코드는 사용자가 프로세서 내부 ROM에 프로그래밍을 통해 저장할 수 있다. 프로세서 내부의 각 장치는 32 bit 크기의 버스로 연결되어 있어 타원 곡선 암호 규격에 무관하게 동작이 가능하므로 32bit 규격의 입출력 포트만 가지고 있으면 새로운 장치로 교체가 가능한 모듈 구조를 갖고 있다. 따라서 소프트웨어적으로 새로운 마이크로 코드를 프로그래밍하고 하드웨어적으로는 필요한 연산 장치의 교체를 통하여 다양한 타원 곡선 암호 체계에 응용될 수 있다. 본 논문에서는 제안된 프로세서 구조를 이용하여 타원곡선 암호화 프로세서를 구현하였으며 그 결과를 기존의 암호화 프로세서와 비교하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.49-54
• /
• 2008

유한체 연산 기반의 암호시스템에서 곱셈 연산은 가장 주된 연산부로 구성된다. 또한 곱셈기 설계 환경의 자원이 제약적인 경우 비트-직렬 구조가 많이 고려된다. 본 논문은 기존의 비트-직렬 곱셈기에 비하여 작은 시간 복잡도를 가지는 삼항 기약 다항식 기반의 유한체 고속 비트-직렬 곱셈기를 제안한다. 제안하는 두 가지 타입의 곱셈기는 기존의 곱셈기에 비하여 시간 복잡도면에서는 모두 효율적이고, Interleaved 곱셈기의 $m{\cdot}MUL+2m{\cdot}ADD$ 시간지연 보다 작은 $(m+1){\cdot}MUL+(m+1){\cdot}ADD$ 시간 지연만으로 수행이 가능하다. 따라서 확장체의 표수가 작은 타원곡선 암호 시스템, 페어링 기반의 암호시스템에서 고속 동작가능하며, 표수가 2 또는 3인 경우 기존의 곱셈기 보다 대략 2배 빠르게 동작한다.

• Journal of Electrical Engineering and Technology
• /
• 제9권5호
• /
• pp.1471-1481
• /
• 2014

This paper presents the new power dissipation model of individual switching device in a high-level modular multilevel converter (MMC), which can be mostly used in voltage sourced converter (VSC) based high-voltage direct current (HVDC) system and flexible AC transmission system (FACTS). Also, the voltage balancing method based on sorting algorithm is newly proposed to advance the MMC functionalities by effectively adjusting switching variations of the sub-module (SM). The proposed power dissipation model does not fully calculate the average power dissipation for numerous switching devices in an arm module. Instead, it estimates the power dissipation of every switching element based on the inherent operational principle of SM in MMC. In other words, the power dissipation is computed in every single switching event by using the polynomial curve fitting model with minimum computational efforts and high accuracy, which are required to manage the large number of SMs. After estimating the value of power dissipation, the thermal condition of every switching element is considered in the case of external disturbance. Then, the arm modeling for high-level MMC and its control scheme is implemented with the electromagnetic transient simulation program. Finally, the case study for applying to the MMC based HVDC system is carried out to select the appropriate insulated-gate bipolar transistor (IGBT) module in a steady-state, as well as to estimate the proper thermal condition of every switching element in a transient state.