• 한국항행학회논문지
• /
• 제17권5호
• /
• pp.560-567
• /
• 2013

본 논문에서는 일반적으로 사용되고 있는 개발 및 분석용 프로그램을 이용하여 시험요구서가 개발되지 않은 ASIC을 대상으로 결함을 검출하는 방법을 제안한다. 시험요구서가 없는 경우, 회로의 동작을 파악하기 힘들어 어떤 칩에서 결함이 발생하였는지 발견하기 어렵다. 따라서 ASIC의 로직 데이터를 분석하여 결함 검출을 위한 시험요구서를 작성하고, 시험요구서에 따라 제작된 Dynamic Pattern 신호를 이용하여 게이트 레벨에서 입출력 핀 신호 제어를 통해 고장진단을 한다. 실험결과 제안된 기법을 비메모리 회로에 적용하여 우수한 결함 검출능력을 확인하였다.

• 문화기술의 융합
• /
• 제8권1호
• /
• pp.513-522
• /
• 2022

본 연구는 Cakewalk by Bandlab(과거의 Sonar)의 대표적인 가상악기인 TTS-1의 접근성을 평가하고 개선방안을 제안하기 위한 목적으로 수행되었다. 본 연구는 소프트웨어 개발자의 관점에서 스크린리더 사용자가 TTS-1을사용하여 NCS의 [가상악기 에디팅하기] 능력단위 요소를 수행하기 위한 접근성이 평가되었고, 기본 접근성이 없는 기능들은 센스리더와 MIDI 기능을 활용하여 확장된 접근 방법을 모색하였다. 본 연구결과, 스크린리더 사용자가 TTS-1을 사용하여 정안인과 동등한 수준의 작업은 가능하나, 센스리더와 MIDI를 활용한 별도의 접근방법을 사용해야만 하는 것으로 나타났다. 이 결과를 통해, 스크린리더 사용자가 보다 효율적으로 작업할 수 있는 개선방안이 제안되었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2021년도 춘계학술대회
• /
• pp.308-311
• /
• 2021

본 논문은 가상현실을 기반으로 한 고령자용 치매 예방 기능성 게임 개발에 대해 기술한다. 게임의 개발에는 Unity 3D 엔진을 사용하였고, 가상현실 공간인 낚시터를 구현하였다. 게임의 대상자가 가상현실과는 상대적으로 친숙하지 않은 고령자인 점을 감안하여 VH HMD 장비에 쉽게 적응할 수 있도록 게임 내에서 플레이어의 움직임이 없도록 하였고, 조작에 있어서 어려움을 줄이기 위해 조작 버튼 개수를 최소화하였으며, 직관적인 게임 구성으로 거부감과 피로감을 줄였다. 또한, 게임 완료 후 별점을 부과하는 시스템으로 성취감을 주어 즐겁고 꾸준히 참여하도록 유도하였다. 개발된 게임은 전체적으로 메인, 인터페이스, 스테이지, 별점, TTS, 튜토리얼, 엔딩크레딧 등으로 이루어져 있다. 각 카테고리별 스테이지를 3단계로 나누어 하나의 통합 환경에서 구현하였고 VR HMD를 이용해 가상현실 내에서 기억력, 주의력, 판단력을 증진시킬 수 있는 게임을 진행할 수 있도록 되어 있다.

• Structural Engineering and Mechanics
• /
• 제85권4호
• /
• pp.469-484
• /
• 2023

A deep recursive bidirectional Cuda Deep Neural Network Long Short Term Memory (Bi-CuDNNLSTM) layer is recruited in this paper to predict the entire force time histories, and the corresponding hysteresis and backbone curves of reinforced concrete (RC) bridge piers using experimental fast and slow cyclic tests. The proposed stacked Bi-CuDNNLSTM layers involve multiple uncertain input variables, including horizontal actuator displacements, vertical actuators axial loads, the effective height of the bridge pier, the moment of inertia, and mass. The functional application programming interface in the Keras Python library is utilized to develop a deep learning model considering all the above various input attributes. To have a robust and reliable prediction, the dataset for both the fast and slow cyclic tests is split into three mutually exclusive subsets of training, validation, and testing (unseen). The whole datasets include 17 RC bridge piers tested experimentally ten for fast and seven for slow cyclic tests. The results bring to light that the mean absolute error, as a loss function, is monotonically decreased to zero for both the training and validation datasets after 5000 epochs, and a high level of correlation is observed between the predicted and the experimentally measured values of the force time histories for all the datasets, more than 90%. It can be concluded that the maximum mean of the normalized error, obtained through Box-Whisker plot and Gaussian distribution of normalized error, associated with unseen data is about 10% and 3% for the fast and slow cyclic tests, respectively. In recapitulation, it brings to an end that the stacked Bi-CuDNNLSTM layer implemented in this study has a myriad of benefits in reducing the time and experimental costs for conducting new fast and slow cyclic tests in the future and results in a fast and accurate insight into hysteretic behavior of bridge piers.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1113-1124
• /
• 2004

본 논문에서는 입력 영상을 실시간으로 압축 및 복원할 수 있는 하드웨어(hardware, H/W)의 구조를 제안하고 처리되는 영상의 보안 및 보호를 위한 워터마킹 기법(watermarking)을 제안하여 H/W로 내장하고자 한다. 영상압축과 복원과정을 하나의 FPGA 칩 내에서 처리할 수 있도록 요구되는 모든 영상처리 요소를 고려하였고 VHDL(VHSIC Hardware Description Language)을 사용하여 각각을 효율적인 구조의 H/W로 사상하였다. 필터링과 양자화 과정을 거친 다음에 워터마킹을 수행하여 최소의 화질 감소를 가지고 양자화 과정에 의해 워터마크의 소실이 없으면서 실시간으로 동작이 가능하도록 하였다. 구현된 하드웨어는 크게 데이터 패스부(data path part)와 제어부(Main Controller, Memory Controller)로 구분되고 데이터 패스부는 영상처리 블록과 데이터처리 블록으로 나누어진다. H/W 구현을 위해 알고리즘의 기능적인 간략화를 고려하여 H/W의 구조에 반영하였다. 동작은 크게 영상의 압축과 복원과정으로 구분되고 영상의 압축 시 대기지연 시간 없이 워터마킹이 수행되며 전체 동작은 A/D 변환기에 동기하여 필드단위의 동작을 수행한다. 구현된 H/W는 APEX20KC EP20K600CB652-7 FPGA 칩에서 69%(16980개)의 LAB(Logic Array Block)와 9%(28352개)의 ESB(Embedded System Block)을 사용하였고 최대 약 82MHz의 클록주파수에서 안정적으로 동작할 수 있어 초당 67필드(33 프레임)의 영상에 대해 워터마킹과 압축을 실시간으로 수행할 수 있었다.

• 전자공학회논문지SC
• /
• 제45권2호
• /
• pp.26-36
• /
• 2008

차동 전송 기술과 저 전압 스윙을 기반으로 하는 LVDS(Low Voltage Differential Signaling)는 저 전력으로 고속 데이터 전송을 필요로 하는 분야에 넓게 사용되어 왔다. 본 논문은 1.3 Gb/s 이상에서 동작하는 새로운 I/O 인터페이스 회로 기술을 소개한다. 기존의 LVDS 수신단에서 사용하는 차동 pre-amp 대신에 sense amplifier를 pre-amp로 사용하는 수신단을 제안하였으며 이러한 수신단은 LVDS 송신단 출력 전압을 상당히 줄이고 1.3 Gb/s 이상의 전송 속도를 제공할 수 있다. 또한 전력소비와 노이즈 특성을 더욱 향상시키기 위하여 종단 저항을 사용하는 대신 인덕턴스로 임피던스 매칭을 하는 방법을 소개하였다. LVDS 수신단의 pre-amp로 사용하는 differential amp와 sense amp의 입력 인덕턴스로 임피던스 매칭을 하기 위해 unfolded 임피던스 매칭의 새로운 방법을 제안하였다. 제안한 LVDS I/O 회로들의 성능 분석 및 평가를 위하여 0.35um TSMC CMOS 테크놀로지를 기본으로 HSPICE를 이용하여 시뮬레이션 하였으며, 약 12 %의 전력 이득과 약 18 %의 전송 속도 향상을 나타내었다.

• 전자공학회논문지
• /
• 제49권9호
• /
• pp.251-258
• /
• 2012

SSD (Solid-state Drive), 더 나아가 SSS (Solid-state Storage System)와 같은 고성능 스토리지 요구 사항을 지원하기 위해 최근 낸드 플래시 메모리도 DRAM에서와 같이 SDR (Single Data Rate)에서 고속 DDR (Double Data Rate) 신호구조로 진화하고 있다. 이에 따라 PHY (Physical layer) 회로 기술을 적용하여 협소 타이밍 윈도우 내에서 유효 데이터를 안정적으로 래치하고, 핀 간 데이터 스큐를 최소화하는 것 등이 새로운 이슈로 부각되고 있다. 또한, 낸드 플래시 동작 속도의 증가는 낸드 플래시 컨트롤러의 동작 주파수 상승으로 이어지고 동작 모드에 따라 컨트롤러 내부 소모 전력 변동성이 급격히 증가한다. 공정 미세화와 저전력 요구에 의해 컨트롤러 내부 동작 전압이 1.5V 이하로 낮아지면서 낸드 플래시 컨트롤러 내부 전압 변화 마진폭도 좁아지므로 이러한 소모 전력 변동성 증가는 내부 회로의 정상 동작 범위를 제한한다. 컨트롤러의 전원전압 변동성은 미세공정으로 인한 OCV (On Chip Variation)의 영향이 증가함에 따라 더 심화되는 추세이고, 이러한 변동성의 증가는 순간적으로 컨트롤러의 보장된 정상 동작 범위를 벗어나게 되어 내부 로직의 오류를 초래한다. 이런 불량은 기능적 오류에 의한 것이 아니므로 문제의 원인 규명 및 해결이 매우 어렵게 된다. 본 논문에서는 낸드플래시 컨트롤러 내부의 비정상적 전원 전압 변동하에서도 유효 타이밍 윈도우를 경제적인 방법으로 유지할 수 있는 회로 구조를 제안하였다. 실험 결과 기존 PHY회로 대비 면적은 20% 감소한 반면 최대 데이터 스큐를 379% 감소시켜 동등한 효과를 보였다.

• 한국산학기술학회논문지
• /
• 제19권3호
• /
• pp.669-678
• /
• 2018

본 연구는 차량센싱데이터, 공공데이터 등 다종의 빅데이터를 활용하여 주행환경 분석 플랫폼 구축을 위한 정보기술 인프라를 개발하였다. 정보기술 인프라는 H/W 기술과 S/W 기술로 구분할 수 있다. 먼저, H/W 기술은 빅데이터 분산 처리를 위한 병렬처리 구조의 소형 플랫폼 서버를 개발하였다. 해당 서버는 1대의 마스터 노드와 9대의 슬래이브 노드로 구성하였으며, H/W 결함에 따른 데이터 유실을 막기 위하여 클러스터 기반 H/W 구성으로 설계하였다. 다음으로 S/W 기술은 빅데이터 수집 및 저장, 가공 및 분석, 정보시각화를 위한 각각의 프로그램을 개발하였다. 수집 S/W의 경우, 실시간 데이터는 카프카와 플럼으로 비실시간 데이터는 스쿱을 이용하여 수집 인터페이스를 개발하였다. 저장 S/W는 데이터의 활용 용도에 따라 하둡 분산파일시스템과 카산드라 DB로 구분하여 저장하는 인터페이스를 개발하였다. 가공 S/W는 그리드 인덱스 기법을 적용하여 수집데이터의 공간 단위 매칭과 시간간격 보간 및 집계를 위한 프로그램을 개발하였다. 분석 S/W는 개발 알고리즘의 탐재 및 평가, 장래 주행환경 예측모형 개발을 위하여 제플린 노트북 기반의 분석 도구를 개발하였다. 마지막으로 정보시각화 S/W는 다양한 주행환경 정보제공 및 시각화를 위하여 지오서버 기반의 웹 GIS 엔진 프로그램을 개발하였다. 성능평가는 개발서버의 메모리 용량과 코어개수에 따른 연산 테스트를 수행하였으며, 타 기관의 클라우드 컴퓨팅과도 연산성능을 비교하였다. 그 결과, 개발 서버에 대한 최적의 익스큐터 개수, 메모리 용량과 코어 개수를 도출하였으며, 개발 서버는 타 시스템 보다 연산성능이 우수한 것으로 나타났다.

• 융합신호처리학회논문지
• /
• 제8권1호
• /
• pp.58-62
• /
• 2007

디지털 통신은 통신시스템의 구현과 모바일 화를 위해 필요하다. 모바일 화를 위한 무선 데이터 송신 그리고 수신은 이동 중 언제든지 그리고 어디 곳이든지 가능해야 한다. 모바일 통신 시스템은 소형화, 경량화 그리고 적은 소비전력으로 운영이 되어야 한다. 이러한 기술은 유비쿼터스 시대에서 모바일용 통신기기의 필수이다. 모바일 통신의 적용에서 요구되는 사항들은 다음과 같다. 첫째, 간단한 명령으로 데이터를 주고받을 수 있어야 한다. 둘째로 저 전력으로 구동되는 핸디 헬드형으로 구현되어야 한다. 셋째로 데이터 통신에 신뢰성이 있어야 한다. 이 기본적인 요구조건으로 구현된 시스템의 활용분야은 매우 다양해진다. 최근 각광 받고 있는 Car to Car 시스템에서 적용이 그 한 예이다. 이 시스템은 도로의 모든 상황을 자동차끼리 연결하여 전달해 주며 이로 인해 일어 날수 있는 여러 사고들은 막아 준다. 이러한 시스템을 신뢰성있게 구현하기 위해서는 기본적으로 디지털 데이터 통신이 필요하다. 본 논문에서는 디지털 데이터 통신을 위해서 CC1020 칩을 사용하여 통신 모뎀을 구현하였다. 이 침의 사용으로 주파수의 선택이 간결하게 되었고, 송신에서 수신 상태로 변환도 간단히 레지스터의 설정으로 가능하였다. 송신 출력도 10dBm로 통신 거리는 약 100m이다. 또한 칩의 전원이 3v의 저 전력을 사용하고, 간단한 레지스트 설정으로 송신 및 수신 상태에서 쉽게 sleeping mode 상태로 전환할 수 있었다. 결론으로 CC1020칩의 프로그램 알고리즘, MCU(Atmega128)과의 연결 회로도를 보였다. MCU와 CC1020의 연결 핀에서 중요한 파형을 그림으로 보였다. 그리고 실험에 사용된 송신부 및 수신부를 사진으로 보였으며, 이것을 이용하여 통신 수신율을 분석하였다.

• 한국재료학회지
• /
• 제10권12호
• /
• pp.812-818
• /
• 2000

본 연구에서는 Ge PAM이 선폭 미세화에 따른 C54 실리사이드화 및 실제 CMOS 트랜지스터 접합부에서의 각종 전기적 특성에 미치는 영향을, As PAM과의 비교를 통하여 관찰하였다. 평판 상에서 각 PAM 및 기판의 도핑 상태에 따른 Rs의 변화량을 측정하였으며, 각 PAM 방식은 기존의 살리사이드 TiSi$_2$에 비해 개선된 C54 형성 효과를 보였다. 특히, Ge PAM은 n+ 기판에서 As PAM보다 효과적인 실리사이드화를 보였고, 이 경우 XRB 상에서도 가장 강한 (040) C54 배향성을 나타내었다. ~0.25$\mu\textrm{m}$ 선폭 및 n+ 접합층에서 기존 방식에 비해 As과 Ge PAM은 각각 ~85,66%의 개선된 바저항을 보였으며, P+ 접합층에서는 As과 Ge PAM 모두 62~63% 정도의 유사한 Rs 개선 효과를 보였다. 콘택 저항에서도 각 콘택 크기 별로 바저항(bar resistance) 개선과 같은 경향의 PAM 효과를 관찰하였으며, 모든 경우 10 $\Omega$/ct. 이하로 양호한 결과를 보였다. 누설 전류는 area 형 패턴에서는 모든 공정 조건에서 <10E-14A/$\mu\textrm{m}^{2}$ 이하로, edge 형에서는 특히 P+ 접합부에서 As 또는 Ge PAM 적용 시 <10E-13 A/$\mu\textrm{m}^{2}$ 이하로 다소 누설 전류를 안정화시키는 결과를 보였다. 이러한 결과는 XTEM에 의해 관찰된 바 Ge PAM 적용 시 기존의 경우에 (PAM 적용 안한 경우) 비해 유사한 평활도의 TiSi$_2$박막 형상과 일치하였으며, 또한 본 실험의 Ge PAM 이온주입 조건이 접합층에 손상을 주지 않는 범위에서 적정화되었음을 제시하였다