• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2008년도 International Meeting on Information Display
• /
• pp.674-676
• /
• 2008

An electrostatic discharge (ESD) or a noise supplied from the outside has an effect on communication between the timing controller (TCON) and the memory element (EEPROM) through the interface between the timing controller and the memory element in liquid crystal displays (LCD). Therefore, we must apply ESD protection methods to LCD operating circuits for a normal operation. Our ESD protection circuit is to prevent from bi-directional communication errors between TCON and EEPROM due to an electrostatic discharge (ESD).

• 제어로봇시스템학회논문지
• /
• 제13권4호
• /
• pp.279-285
• /
• 2007

The objective of the research is two fold. The first is to design and propose a stable and robust learning control algorithm. The controller is CMAC Learning Controller which consists of a model-based controller, such as LQR or PID, as a reference control and a CMAC. The second objective is to implement a reference control and CMAC at two different sampling rates. Generally, a conventional controller is designed based on a mathematical plant model. However, increasing complexity of the plant and accuracy requirement on mathematical models nearly prohibits the application of the conventional controller design approach. To avoid inherent complexity and unavoidable uncertainty in modeling, biology mimetic methods have been developed. One of such attempts is Cerebellar Model Articulation Computer(CMAC) developed by Albus. CMAC has two main disadvantages. The first disadvantage of CMAC is increasing memory requirement with increasing number of input variables and with increasing accuracy demand. The memory needs can be solved with cheap memories due to recent development of new memory technology. The second disadvantage is a demand for processing powers which could be an obstacle especially when CMAC should be implemented in real-time. To overcome the disadvantages of CMAC, we propose CMAC learning controller with multiple sampling rates. With this approach a conventional controller which is a reference to CMAC at high enough sampling rate but CMAC runs at the processor's unoccupied time. To show efficiency of the proposed method, an inverted pendulum controller is designed and implemented. We also demonstrate it's possibility as an industrial control solution and robustness against a modeling uncertainty.

• 조명전기설비학회논문지
• /
• 제24권5호
• /
• pp.55-61
• /
• 2010

PLC 제어 시스템은 SFC 언어를 사용하여 설계할 경우, SFC 언어를 사용하면 제어의 흐름을 이해하기 쉽고, 유지보수가 용이하며 프로그램의 기술성이 뛰어나다. SFC 언어는 단일 시퀀스, 선택 시퀀스, 병렬 시퀀스로 나누어지며, 선택 시퀀스로 프로그래밍 하면 단일 시퀀스로 프로그램할 때보다 메모리의 크기가 커져야 한다. 본 논문에서는 선택 시퀀스의 기능을 단일 시퀀스로 구현하여 메모리의 크기를 줄여서 메모리의 효율을 향상시키는 방법을 제시하고, 실례를 통해 타당성을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.959-961
• /
• 2003

In this paper, we describe implemented DMAC (Direct Memory Access Controller) architecture on Altera's $Excalibur^{TM}$ that includes industry-standard $ARM922T^{TM}$ 32-bit RISC processor core operating at 200 MHz. We implemented DMAC based on AMBA (Advanced Micro-controller Bus Architecture) AHB (Advanced Micro-performance Bus) interface. Implemented DMAC has 8-channel and can extend supportable channel count according to user application. We used round-robin method for priority selection. Implemented DMAC supports data transfer between Memory-to-Memory, Memory-to-Peripheral and Peripheral-to-Memory. The max transfer count is 1024 per a time and it can support byte, half-word and word transfer according to AHB protocol (HSIZE signals). We implemented with VHDL and functional verification using $ModelSim^{TM}$. Then, we synthesized using $LeonardoSpectrum^{TM}$ with Altera $Excalibur^{TM}$ library. We did FPGA P&R and targeting using $Quartus^{TM}$. We can use implemented DMAC module at any system that needs high speed and broad bandwidth data transfers.

• Smart Structures and Systems
• /
• 제8권4호
• /
• pp.367-384
• /
• 2011

This paper presents the design and experimental evaluation of fast output sampling feedback controller to minimize structural vibration of a cantilever beam using Shape Memory Alloy (SMA) wires as control actuators and piezoceramics as sensor and disturbance actuator. Linear dynamic models of the smart cantilever beam are obtained using online recursive least square parameter estimation. A digital control system that consists of $Simulink^{TM}$ modeling software and dSPACE DS1104 controller board is used for identification and control. The effectiveness of the controller is shown through simulation and experimentation by exciting the structure at resonance.

• International Journal of Control, Automation, and Systems
• /
• 제4권6호
• /
• pp.756-762
• /
• 2006

Shape Memory Alloy(SMA) actuators, which have the ability to return to a predetermined shape when heated, have many potential applications such as aeronautics, surgical tools, robotics and so on. Although the conventional PID controller can be used with slow response systems, there has been limited success in precise motion control of SMA actuators, since the systems are disturbed by unknown factors beside their inherent nonlinear hysteresis and changes in the surrounding environment of the systems. This paper presents a new development of a SMA position control system by using a self-tuning fuzzy PID controller. This control algorithm is used by tuning the parameters of the PID controller thereby integrating fuzzy inference and producing a fuzzy adaptive PID controller, which can then be used to improve the control performance of nonlinear systems. The experimental results of position control of SMA actuators using conventional and self-tuning fuzzy PID controllers are both included in this paper.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.33-37
• /
• 2013

본 논문은 FPGA를 이용한 SDRAM Controller 설계 방법에 관하여 기술한다. 임베디드 시스템의 성능 향상과 함께, 대용량의 메모리를 지원하기 위하여 SDRAM이 사용되고 있으며, 이를 위해서는 SDRAM 컨트롤러의 설계가 요구된다. 본 논문에서는 FPGA에서 SDRAM 제어기를 구현함으로써 SDRAM을 사용할 수 있도록 하며 ARM코어로부터 제어되는 AHB-Lite 버스에서 SDRAM이 동작하는 결과를 보여준다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.839-842
• /
• 1998

The wide spread of multimedia system demands a large viewin gdesply device which can inform a message to many peoples in open area. This paper is about the design, simulating and testing of a large viewing LED pannel control ASIC(application specific integrated circuit). This LED pannel control ASIC runs on 16 bit microprocessor MC68EC000 and has following functions:16 line interlaced LED pannel controller, memory controller, 16 channel priority inerrupt controller, 2 channel direct memory access controller, 2 channel 12 bit clock and timer, 2 channel infrared remocon receiver, 2 channel RS-232C with 16byte FIFO, IBM PC/AT compatible keyboard interface, battery backuped real time clock, ISA bus controller, battery backuped 256 byte SRAM and watech dog timer. The 0.6micron CMOS sea of gate is used to design the ASIC in amount of about 39,000 gates.

• 한국지능시스템학회논문지
• /
• 제12권4호
• /
• pp.353-360
• /
• 2002

PID 제어기의 자동 동조 방법이 제어분야에서 많은 연구가 되어 왔으며, 제안된 제어기 또한 PID 제어기 자동동조에 관한 연구이다. 제안된 면역 알고리즘은 인간의 면역 체계를 모방한 최적화 알고리즘으로 기억 세포 메카니즘과 다른 면역 알고리즘에 비하여 덜 복잡한 구조를 가지고 있다. 이렇게 제안된 면역 알고리즘을 PID 제어기의 파라메터를 최적화하는데 사용하고자 한다. 현재까지 면역 알고리즘은 주로 시스템 파라메터의 변동이 없는 최적화 문제에 적용되어왔다. 그러므로 면역 알고리즘에서의 기억세포 메카니즘에 대한 유용성이 없으며, 또한 그에 대한 연구가 미진한 상태이다. 본 연구에서는 비선형 가변 시스템에 기억세포를 사용한 면역 알고리즘을 적용하고자 한다. 제안된 면역 알고리즘의 성능 평가를 위하여 비선형 직류 모터의 속도 제어에 적용하고, 그 결과를 컴퓨터 모의실험을 통하여 제안된 면역 알고리즘이 가변 시스템 파리메에 대하여 빠른 수렴 성능과 좋은 제어 성능을 보임을 보이고자 한다.

• 한국전자통신학회논문지
• /
• 제9권6호
• /
• pp.703-709
• /
• 2014

단일 시스템에 코어별 운영체제를 사용하는 AMP(Asymmetric Multiprocessing) 기반 듀얼 코어에서 프로세서간 데이터를 전달하기 위해서 공유 메모리 기법을 사용한다. 서로 다른 운영체제에서 공유 메모리를 사용하기 위해서는 두 운영체제 사이의 메시지 통신 및 동기화 문제를 해결해 주어야 하는 문제점이 발생한다. 본 논문에서는 듀얼 코어 환경에서 서로 다른 프로세서 코어 사이에서 데이터 공유를 위해서 별도의 메모리 컨트롤러를 이용하였다. 이 컨트롤러는 두 프로세서에서 동시에 접근이 가능 하도록 두 개의 슬레이브 포트를 지정할 수 있으며, 두 프로세서에 의해서 동시에 데이터 처리를 수행할 경우 메모리 중재자에 의해서 슬레이브 포트의 우선 순위를 결정하게 된다. A에서 B 프로세서로 데이터를 전달 시, SRAM 영역을 논리적으로 8개의 페이지로 분리하였다. 여러 프로세스에서 메모리 영역을 사용 하도록 하였으며 페이지당 4KByte의 크기를 갖도록 하였으며, 현재 페이지가 사용 가능한지 아닌지를 판별하기 위해서 4바이트 크기의 컨트롤 레지스터를 이용하였다.