• 한국건설관리학회논문집
• /
• 제2권4호
• /
• pp.48-61
• /
• 2001

본 연구에서는 작업 신뢰도 향상의 한 방안으로 기존 공정 관리 기법 상의 한계점을 분석하여 이를 보완하고자 하였다. 그 결과로써 린 생산 원리를 적용한 건설 생산 공정 개선 모델인 CPAM(Construction Process Analysis Model)을 제시하였다. CPAM의 변이 관리 기법을 통해 작업 변이를 최소화시켜 공정계획의 신뢰도 향상 및 생산 효율을 증대시킬 수 있도록 하였고 CPAM에서 제시된 세부작업 일정 계획과 주간작업계획을 통해 건설 현장의 작업 흐름에서 나타날 수 있는 자재, 장비, 인력등의 재고(Inventory or Work In Process, WIP)를 감소시킬 수 있도록 하였다. 또한 본 연구는 건설 생산을 작업 흐름의 관점으로 분석함으로써 기존의 분석에서 놓치기 쉬운 작업 흐름상에서의 불확실성을 최소화시키고 작업 처리량을 최대화시킬 수 있는 대안을 제시하는 데 그 의의가 있다.

• 한국정보처리학회논문지
• /
• 제5권3호
• /
• pp.774-784
• /
• 1998

본 논문은 현재 국내에서 개발되고 있는 광대역종합정보통신망(HAN/B-ISDN: HighlyAdvaned Network/Broadband Integrated Services Digital network)의 신호능력을 향상시키기 위한 요구 사항들과 정보 모델링에 관한 시나리오들을 제시하고 있다. 이러한 요구 사항들은 동등 대 동등과 계층 대 계층 신호 프로토콜에 사용될 수 있으며, 신호 능력 향상에 EK른 B-ISDN 연결형 베어러 서비스들은 Sb/Tb 참조 점에서 연결된 둘 또는 그 이상의 파티들 사이에서 B-ISDN 가상 경로, 가상 채널, 또는 공통 루트 연결 그룹 연결을 통하여 사용자 정보의 전달을제한 없이 제공할 수 있다 또한 본 논문에서는 현재 적용되고 있는 국내 B-ISDN에서 신호 능력을 향상 시키는 방안으로써 호 관련 정보 흐름을 정보 모델링을 통하여 제안한다. 본 논문을 통하여 지속적으로 작성되고 개발되는 모든 국내 B-ISDN 장치들이 단계별로 보다 충실할 수 있고, 추후 NNI에서의 신호 방식 호 절차를 통한 광대역 텔레 서비스를 처리할 수 있으며, 단말 사용자에게는 최대한의 편의를 제공할 수 있을 것이다.

• International Journal of Internet, Broadcasting and Communication
• /
• 제11권4호
• /
• pp.31-36
• /
• 2019

Unsupervised neural networks have not caught enough attention until Generative Adversarial Network (GAN) was proposed. By using both the generator and discriminator networks, GAN can extract the main characteristic of the original dataset and produce new data with similarlatent statistics. However, researchers understand fully that training GAN is not easy because of its unstable condition. The discriminator usually performs too good when helping the generator to learn statistics of the training datasets. Thus, the generated data is not compelling. Various research have focused on how to improve the stability and classification accuracy of GAN. However, few studies delve into how to improve the training efficiency and to save training time. In this paper, we propose a novel optimizer, named FAST-ADAM, which integrates the Lookahead to ADAM optimizer to train the generator of a semi-supervised generative adversarial network (SSGAN). We experiment to assess the feasibility and performance of our optimizer using Canadian Institute For Advanced Research - 10 (CIFAR-10) benchmark dataset. From the experiment results, we show that FAST-ADAM can help the generator to reach convergence faster than the original ADAM while maintaining comparable training accuracy results.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.62-65
• /
• 2011

FPGA는 대용량의 게이트를 지원하는 하드웨어를 프로그램 할 수 있는 디바이스이다. ASIC을 위해 설계된 로직은 칩으로 제조되기 전에 검증 과정을 거친다. 이 검증 과정에서 시뮬레이션의 한계를 극복하기 위해 FPGA를 사용한 에뮬레이션 방법을 많이 채택한다. 에뮬레이션 과정에서 ASIC의 동작 속도로 검증하는 것이 바람직하지만 FPGA의 특성상 ASIC과 같은 속도로 동작하기는 쉽지 않은 것이 현실이다. 본 논문에서는 HDL 코딩 방법에 따른 FPGA의 성능 민감도를 실험하였다. 실험 및 평가를 위해 다양한 알고리즘을 가진 가산기를 이용하였고 각 가산기 종류와 비트수에 따라 Verilog-HDL을 이용하여 코딩하였으며 대표적인 FPGA 제조사(Altera와 Xilinx)별, 디바이스별로 동작 속도와 자원 사용량을 측정하였다. 실험 결과 FPGA 제조사별로 다른 경향을 보임을 확인하였다. 성능 면에서는 비트별로 다소 차이는 있지만 Altera 디바이스에서는 Ripple Carry, Carry Lookahead 가산기보다 Prefix 가산기의 성능이 우수하게 나왔다. Xilinx 디바이스에서는 예상과 달리 가산기들 사이의 성능 차이가 크게 나지 않았으며 Ripple Carry, Carry Lookahead 가산기가 Prefix 가산기보다 높은 성능을 보이는 경우도 있었다. 비용 면에서는 디바이스별로 큰 차이가 나지 않았으며 ASIC과 비슷한 성능 민감도를 보였다. 그리고 각 제조사에서 제공하는 IP(Intellectual Property) Core를 사용했을 경우는 대부분의 디바이스에서 우수한 성능을 보여 주었다. TSMC 90nm 공정 기술로 제작한 ASIC과 IP Core를 비교했을 때는 ASIC의 성능이 4배 정도 우수한 것으로 나타났다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.843-846
• /
• 1998

산술연산을 수행하는 가산기는 ALU(arithmetic logic unit)의 성능을 좌우하는데 매우 중요한 역할을 하며, 어떠한 캐리 생성 방식을 사용하는냐에 따라 그 성능이 결정될 수 있다. RCA(Ripple carry adder)는 간단하고, 쉬운 설게로 널리 사용되자만, 캐리의 전파지연 문제로 인해 고속의 가산기 응용에의 부적합하다. 또한, CLA(carry lookahead adder)방식의 가산기는 캐리의 지연시간이 가산기의 단수와 무관하므로, 연산속도를 높일 수 있는 장점이 있지만 더하고자 하는 bit의 수가 클수록 회로가 매우 복잡해지는 큰 단점을 가지고 있다. 따라서, 본 논문에서는 간단하면서도 성능이 우수한 64bit 가산기를 설계하고 시뮬레이션을 통하여 설계된 회로의 우수성을 증명하였다.

• 전자공학회논문지B
• /
• 제30B권5호
• /
• pp.10-17
• /
• 1993

This paper suggests a new addition algorithm. A circuit to implement the algorithm and the result of its performance evaluation are presented. The basic idea of the algorithm is that to obtain the sum of two operands, two operands bits are exclusive-ORed and then the result is inverted by the carry from the previous stage. An unique carry prediction method minimizes carry propagation. The proposed circuit has a very simple and regular structure compared with CLA (carry lookahead adder). It also requires less gates for the implementation about 50% and operates faster.

• 한국음향학회지
• /
• 제18권7호
• /
• pp.33-38
• /
• 1999

본 논문에서는 generalized analysis-by-synthesis (AbS) 개념을 algebraic CELP 부호화기에 도입한 새로운 4kb/s 음성 부호화기를 설계하였다. 전체적인 구조는 G.729를 부분적으로 이용하였고, line spectrum pair (LSP) 양자화기와 적응코드북 및 여기코드북을 4kb/s 전송속도에 맞게 새로이 설계하였으며, 20㎳ 프레임 크기와 5㎳ lookahead를 고려해서 총 25㎳의 알고리즘 전송지연을 갖는다. 제안된 방식은 일반적인 AbS방식을 사용하는 CELP구조의 음성 부호화기가 4kb/s이하의 전송률에서 성능이 급격하게 떨어지는 단점을 보완하기 위해 저속에서 좋은 특성을 보이는 generalized AbS구조를 사용하였다. 그리고 LPC 계수는 LSP 계수로 변환한 후 예측 2단 VQ를 통해서 양자화하며, 여기 신호는 음질 저하를 최소화하며 복잡도를 감소시킨 shift 방식의 대수적 고정 코드북 구조를 사용하고, 적응코드북과 여기코드북의 이득은 VQ로 양자화 하였다. 본 논문에서 제시된 4kb/s 음성 부호화기의 주관적인 성능을 시험하기 위해 고정률 8kb/s QCELP와 A-B 선택 시험을 실시한 결과 전체적인 음질 성능이 거의 비슷한 수준을 가지는 것으로 나타났다.

• 한국통신학회논문지
• /
• 제30권3C호
• /
• pp.176-184
• /
• 2005

본 논문에서는 디지털 컨텐츠 보호를 위해 표준으로 제정된 DTCP(Digital Transmission Contents Protection)용 타원 곡선 암호(ECC) 연산기의 구현에 대해 기술한다. 기존의 시스템이 유한체 GF(2/sup m/)를 사용하는 것과는 달리 DTCP에서는 소수체인 GF(p)에서 타원 곡선을 정의하여 인증 및 키 교환을 위해 ECC 암호 알고리즘을 사용하고 있다. 본 논문에서는 ECC 알고리즘의 핵심 연산인 GF(p) 상에서의 스칼라 곱셈 연산기를 구현하였으며, 이 중 가장 많은 시간과 자원을 필요로 하는 나눗셈 연산을 제거하기 위하여 투영 좌표 변환 방법을 이용하였다. 또한, 효율적인 모듈러 곱셈 연산을 위하여 몽고메리 알고리즘을 이용하였으며, 곱셈기의 처리 속도를 빠르게 하기 위해 CSA(Carry Save Adder)와 4-레벨의 CLA(Carry Lookahead Adder)를 사용하였다. 본 논문에서 설계한 스칼라 곱셈기는 삼성전자 0.18 un CMOS 라이브러리를 이용하여 합성하였을 경우 64,559 게이트의 크기에 최대 98 MHz까지 동작이 가능하며 이 때 데이터 처리속도는 29.6 kbps로 160-blt 프레임당 5.4 ms 걸린다. 본 성능은 실시간 환경에서 DTCP를 위한 디지털 서명, 암호화 및 복호화, 그리고 키 교환 등에 효율적으로 적용될 수 있다.

• 한국멀티미디어학회논문지
• /
• 제11권5호
• /
• pp.703-709
• /
• 2008

컴파일러의 구성 방법론은 파싱 기법의 정립과 자동화 도구의 개발을 통해 많은 발전을 이루었으며, 이를 통해 다양한 컴파일러를 효과적으로 제작할 수 있는 환경이 마련되었다. 특히, 최근에는 임베디드/모바일 기기의 사용과 콘텐츠 산업이 활성화되고 있으며, 이에 따라 각 시스템과 콘텐츠에 적합한 컴파일러 개발 요구가 늘어나고 있다. 컴파일러의 모듈화와 자동적인 구성을 통해 이러한 수적인 요구는 해결되고 있지만, 개발도구로서의 컴파일러를 최적화하기 위해서는 경험적인 방법론의 사용과 이에 따른 매우 큰 비용이 필요하다. 본 논문에서는 LR 파서의 특징을 분석하여, 불필요한 reduce 행동을 경감할 수 있는 파싱기법을 제시한다. 개선된 파싱 기법은 파싱과정에서 lookahead/상태 정보와 도달 가능한 리덕션 골의 정보를 이용하여 연속적인 reduce를 하나의 reduce로 변환하여 효율성을 높인다. 또한, 임베디드 ANSI C컴파일러의 전단부에 적용하여 실제 모바일 콘텐츠 대한 파싱 성능을 분석하였다.

• 한국건설관리학회:학술대회논문집
• /
• 한국건설관리학회 2008년도 정기학술발표대회 논문집
• /
• pp.252-255
• /
• 2008

건설공사 관리의 목표는 계획된 품질을 적정 비용과 공기로 완성하기 위한 것이며, 이러한 건설공사의 목표를 실현하기 위해서는 효과적인 공정관리가 필요하다. 그러나 현재의 공정관리 방식은 마일스톤에 의한 결과위주의 관리방식으로 작업간의 상호연관성과 변이발생을 충분히 고려하지 못하는 등 여러 한계점이 있다. 이와 같은 공정관리 방식의 한계점을 극복하기 위해 재고 최소화, 낭비 최소화, 관리 능률 향상, 변이 관리 능력 향상 등의 효과를 나타낼 수 있는 린 건설 도입을 제안하고 있다. 따라서 본 연구에서는 린 건설 관리 기법 중 하나인 라스트 플래너 시스템에 관한 연구를 진행하였으며, 특히 라스트 플래너 시스템에서 핵심 단계인 주단위 예상작업계획에서 이루어지는 작업제반요건 분석에 관한 연구를 진행하였다. 그 결과 공정 계획 수립 시 사전에 건설공사의 저해요소를 제어하여 작업의 신뢰도 향상 및 작업계획 달성률을 높일 수 있는 작업제반요건을 식별 및 분류하여 중요도 분석을 실시하였다.