• 대한산업공학회지
• /
• 제30권3호
• /
• pp.190-196
• /
• 2004

In this paper, we address a layout design problem, PTL[3], for determining an optimal 3-class-based dedicated linear storage layout in a class of unit load storage systems. Our objective is to minimize the expected single command travel time. We analyze PTL[3] to derive a fundamental property that an optimal solution to PTL[3] is one of the partitions based on the PAI(product activity index)-nonincreasing ordering. Using the property and partial enumeration, we construct an efficient exact algorithm with O $(n\;{\lceil}\;log\;n\;{\rceil}\;)$ for solving PTL[3].

• 한국경영과학회:학술대회논문집
• /
• 대한산업공학회/한국경영과학회 1996년도 춘계공동학술대회논문집; 공군사관학교, 청주; 26-27 Apr. 1996
• /
• pp.610-614
• /
• 1996

In machining muliple components fixed on the same pallet of a NC machine, it is very important to minimize the total time required to finish the machining by carefully determining the component layout on the pallet, and the tool path of NC machine, and the sequence of tools to be used. In this paper, a linear integer programming model is presented to obtain an efficient layout; and a two-phased heuristic algorithm is proposed to minimize the total time for machining multiple components. Numerical examples are given for the case of identical components and nonidentical components, respectively. The result of either case shows significant reduction of 7.2~15.0% in the total time required to finish the machining.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.914-917
• /
• 1999

The paper describes a 17 $\times$ 17-b multiplier using the Radix-4 Booth’s algorithm. which is suitable for 32-bit RISC/DSP microprocessors. To minimize design area and achieve improved speed, a 2-stage pipeline structure is adopted to achieve high clock frequency. Each part of circuit is modeled and optimized at the transistor level, verification of functionality and timing is performed using HSPICE simulations. After modeling and validating the circuit at transistor level, we lay it out in a 0.35 ${\mu}{\textrm}{m}$ 1-poly 4-metal CMOS technology and perform LVS test to compare the layout with the schematic. The simulation results show that maximum frequency is 330MHz under worst operating conditions at 55$^{\circ}C$ , 3V, The post simulation after layout results shows 187MHz under worst case conditions. It contains 9, 115 transistors and the area of layout is 0.72mm by 0.97mm.

• 한국정밀공학회지
• /
• 제6권3호
• /
• pp.109-119
• /
• 1989

This paper discusses the system layout of flexible manufacturing system. A definition of flexible manufacturing system has not been necessarily classified yet. An understanding, and an objective of its application are different in a variety of industries. It could be treated as the system adopting flexble-Automation and FMS has been improving as a form of parts maching system. It was thought that the problems of machining function and transfer function were important. This paper introduces parts family and machine groups to increase machining function and transfer function. Parts family and machine tool groups were made up by means of multidimensional dizitizing analysis. A new software algorithm for forming parts family and machine groups has been proposed. Flexible manufacturing system was layout according to the FMS transfer function classification.

• Genomics & Informatics
• /
• 제6권3호
• /
• pp.147-152
• /
• 2008

The basic graph layout technique, one of many visualization techniques, deals with the problem of positioning vertices in a way to maximize some measure of desirability in a graph. The technique is becoming critically important for further development of the field of systems biology. However, applying the appropriate automatic graph layout techniques to the genomic scale flow of metabolism requires an understanding of the characteristics and patterns of duplicate and shared vertices, which is crucial for bioinformatics software developers. In this paper, we provide the results of parsing KEGG XML files from a graph-theoretical perspective, for future research in the area of automatic layout techniques in biological pathway domains.

• 대한안전경영과학회지
• /
• 제8권3호
• /
• pp.143-157
• /
• 2006

The purpose of this thesis is to develop a heuristic algorithm evaluating the layout to maximize number of boxes when a single-box-type is packed into a container. Actually because three-dimensional problems are involved in NP-complete, much study has been focused on heuristic algorithms. The basic concept of this study is as follows. The problem is solved as palletizing problems with each side of the container respectively. By using the height of boxes, the problem is extended to a three-dimensional problem. Consequently, through this thesis, we can get good solution and the result is displayed by three-dimensional computer graphic.

• 대한산업공학회지
• /
• 제18권2호
• /
• pp.109-121
• /
• 1992

In this paper, we address a layout design problem for determining a K-class-based dedicated storage layout in an automated storage retrieval system. K-class-based dedicated storage employs K zones in which lots from a class of products are stored randomly. Zones form a partition of storage locations. Our objective function is to minimize the expected single command travel time, which is expressed as a set function of space requirements for zones, average demand rates from classes, and one-way travel times from the pickup/deposit station to locations. We construct a heuristic algorithm based on analytical results and a local search method, the methodology deveolped can be used with easily-available data by warehouse planners to improve the throughput capacity of a conventional warehouse as well as an AS/RS.

• 대한전자공학회논문지
• /
• 제19권3호
• /
• pp.19-27
• /
• 1982

LSI, 프린트 기판등의 배치 문제에 있어서의 목적 함수로써 총배선장의 최소화, 통과선선의 최소화가 지금까지 채용되어 왔었다. 이 목적 함수는 layout의 궁극적인 목표(100% 결선률)를 대국적으로는 반영하고 있다고 말할 수 있지만 국기적으로 혼잡한 배선 상태를 나타내고 있지 않기 때문에 목적 함수로써 불충분한 경우가 많이 보여 지고 있다. 본 논문에서는 국소적인 배선 혼잡도를 나타내기 위해 쎄그먼트(segment) 혼잡도라고 하는 새로운 개념을 도입하여 이 쎄그먼트 혼잡도를 최소로 하는 것을 목적 함수로 하는 것을 제안하였다. 그리고 이 목적 함수를 최적화 하기 위해 능률 좋은 휴리스틱 알고리즘을 제안하고 프로그램 실험에 의해 그 유용성을 확인하였다. 쎄그먼트 혼잡도의 최대치는 총배선장이 짧게 되면 적게 되고 총배선장이 길게 되면 크게 되는 것이 실험의 결과로 얻어져 총배선장을 ?게 하고 동시에 쌔그먼트 혼잡도의 최대치를 적게 하는 제어 파라미터 (혼잡도 Parameter)의 값의 범위를 실험적으로 구하였다.

• 한국건설관리학회논문집
• /
• 제10권6호
• /
• pp.127-134
• /
• 2009

본 연구에서는 여러 대의 타워 크레인이 다양한 후보지점을 갖고, 자재 역시 다양한 야적 후좌지점을 가질 때 자재 운반 최적화를 지원하기 위한 유전자 알고리즘 기반의 모델을 제시하고자 한다. 대형 건축공사에서 타워 크레인의 위치와 자재 야적 위치의 변화는 자재 운반시간의 변화를 가져온다. 또한 여러 대의 타워 크레인을 사용하는 경우 각 자재의 운반에 어떠한 타워 크레인을 배정하느냐에 따라 작업의 효율성이 변화한다. 따라서 본 연구에서는 다중의 타워 크레인 설치 후보지, 여러 종류의 자재, 자재 야적 후보지점간의 다양하고 복잡한 상관관계를 다루기 위하여 유전자 알고리즘을 적용한 다중 양중장비 및 자재 야적 위치 최적화모델을 제시하였다. 또한, 제시된 모델을 사례에 적용하여 적용 과정을 예시하고 활용성을 검증하였다.

• 한국통신학회논문지
• /
• 제36권4B호
• /
• pp.378-385
• /
• 2011

본 논문에서는 제한된 실험 영역이 아닌 실제 영역에서 동적으로 비컨노드를 배치할 수 있는 3차원 삼각측량 알고리즘을 제안하고 이를 위치인식 시스템에 적용한 후 그 성능을 분석하였다. 비컨노드와 이동노드간의 거리를 계산함에 있어서 기존의 삼각측량법에서는 이들 노드간의 거리를 반지름으로 하는 3개의 원이 중첩되는 2차원 지점을 계산하지만, 제안하는 알고리즘에서는 3개의 구 표면이 중첩되는 3차원 지점을 계산하는 방법을 적용한다. 또한 제안하는 알고리즘에 의한 위치인식 시스템의 성능을 분석하기 위해 먼저 비컨노드의 배치형태를 실제의 모형으로 제작하고, 사면체인 실제 모형을 컴퓨터에서 시뮬레이션 할 수 있도록 이동노드의 거리 값 및 비컨노드 간의 임의의 거리 값 10개를 추출하여 모델링하였다. 그 다음 제안된 알고리즘과 2 차원 삼각측량법에 의해 계산된 각 이동노드의 2차원 좌표를 서로 비교하고, 제안하는 알고리즘의 3차원 좌표(z축)에 대한 위치정확도를 실제 모형의 3차원 좌표와 비교하여 확인하였다.