• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 G
• /
• pp.2411-2413
• /
• 1998

In this paper, using tile concept of block digital filtering, and the design procedure of time-interleaved oversampling converter are presented. it is shown that arbitrary sigma-delta A/D converter can be converted into corresponding time-interleaved structure. The TIM structure of this paper is designed by the bilinear transform. To verify the simulation results, a second-order TIM structure A/D converter has been implemented and the design process as well as experimented results are presented.

• 반도체디스플레이기술학회지
• /
• 제17권1호
• /
• pp.21-26
• /
• 2018

In this paper, a multiple coupling inductor with expandable-integrated magnetic structure was proposed to enable miniaturization of external switched mode power supply (SMPS) for a large display. Inductance formula of the proposed inductor structure was derived through magnetic circuit analysis for a simple inductance designing process. The proposed inductor was applied into a 1kW class interleaved bridgeless power factor correction circuit which requires four inductors, and experimental steady state result of the circuit was compared. According to the experimental result, it was found that the proposed multiple coupling inductor shows the electrical characteristics that can replace the conventional separated inductors and is suitable for miniaturization of the SMPS since the circuit configuration is possible with one shared inductor.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.357-358
• /
• 2017

본 논문에서는 새로운 비절연형 3-레벨 고승압 부스트 컨버터를 제안한다. 제안한 컨버터는 기존의 출력 전압 밸런싱 기능을 가지는 3-레벨 고승압 부스트 컨버터에서 스위치와 인덕터의 위치를 변경하여 인터리브드 구조를 적용함으로써 출력전압 밸런싱 기능을 유지하면서 입력 전류의 리플 저감이 가능한 구조이다. 제안한 컨버터를 시뮬레이션을 통해서 검증하였다.

• 한국산학기술학회논문지
• /
• 제17권10호
• /
• pp.600-608
• /
• 2016

본 논문은 저전압-고전류 사양을 갖는 전력변환 시스템에 적합한 고효율 인터리브드 방식의 위상천이 풀브릿지 컨버터를 제안한다. 제안하는 컨버터는 1차 측에 '3개의 스위치 브릿지와 2개의 트랜스포머', 2차 측에 '2개의 정류단'으로 구성되어 있다. 2개의 트랜스포머는 각각 동일한 크기의 전력변환을 담당하고, 서로가 위상 차이를 두고 에너지를 전달하는 특징을 갖는다. 이를 통해 기존의 인터리브드 방식의 위상천이 풀브릿지 컨버터 수준의 높은 시스템 안정성을 가지게 된다. 제안하는 컨버터는 기존 컨버터의 효율향상 한계로 작용하였던 lagging-leg 스위치의 하드스위칭 특성을 개선하기 위해 새로운 회로 구조와 제어기법을 적용하였다. 이를 통해 제안하는 컨버터는 기존 컨버터에 비해 하드스위칭 조건을 갖는 스위치의 수를 절반으로 줄였으며, 기존 컨버터에 비해 회로 구성에 사용되는 스위치의 수를 줄여 시스템의 복잡도를 개선하는 효과도 얻었다. 제안하는 컨버터의 특성을 확인하기 위해 본 논문에서는 저전압-고전류 특징을 갖는 3kW 서버용 전원장치 스펙을 이용하여 기존 컨버터와 제안하는 컨버터 시스템을 설계하였고, PSIM 시뮬레이션 툴을 활용하여 두 회로의 동작 특징을 비교하였다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.63-73
• /
• 2015

본 논문에서는 특별한 보정기법 없이 채널 간 오프셋 부정합 문제를 최소화한 2채널 time-interleaved (T-I) 구조의 10비트 120MS/s 파이프라인 SAR ADC를 제안한다. 제안하는 ADC는 4비트-7비트 기반의 2단 파이프라인 구조 및 2채널 T-I 구조를 동시에 적용하여 전력소모를 최소화하면서 빠른 변환속도를 구현하였다. 채널 간에 비교기 및 잔류전압 증폭기 등 아날로그 회로를 공유함으로써 일반적인 T-I 구조에서 선형성을 제한하는 채널 간 오프셋 부정합 문제를 추가적인 보정기법 없이 최소화할 뿐만 아니라 전력소모 및 면적을 감소시켰다. 고속 동작을 위해 SAR 로직에는 범용 D 플립플롭 대신 TSPC D 플립플롭을 사용하여 SAR 로직에서의 지연시간을 최소화하면서 사용되는 트랜지스터의 수도 절반 수준으로 줄임으로써 전력소모 및 면적을 최소화하였다. 한편 제안하는 ADC는 기준전압 구동회로를 3가지로 분리하여, 4비트 및 7비트 기반의 SAR 동작, 잔류전압 증폭 등 서로 다른 스위칭 동작으로 인해 발생하는 기준전압 간섭 및 채널 간 이득 부정합 문제를 최소화하였다. 시제품 ADC는 고속 SAR 동작을 위한 높은 주파수의 클록을 온-칩 클록 생성회로를 통해 생성하였으며, 외부에서 duty cycle을 조절할 수 있도록 설계하였다. 시제품 ADC는 45nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.69LSB, 0.77LSB이며, 120MS/s 동작속도에서 동적 성능은 최대 50.9dB의 SNDR 및 59.7dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.36mm^2$이며, 1.1V 전원전압에서 8.8mW의 전력을 소모한다.

• 한국통신학회논문지
• /
• 제32권5C호
• /
• pp.469-477
• /
• 2007

소스 코딩을 통해 얻어지는 대다수의 멀티미디어 데이터 정보는 여러 등급의 다른 비트에러민감도를 가지고 있다. 그러므로 효율적인 시스템 구현을 위해서는 데이터 고유의 비트에러민감도에 따라 서로 다른 수준의 에러 방지를 제공해야 한다. 이 논문에서는 다중안테나 (multiple-in multiple-out : MIMO) 기반의 OFDM시스템에서 효과적인 멀티미디어 정보를 전송하기 위한 차등 에러 방지 기법(Unequal error protection : UEP)을 제안한다. 차등의 에러 방지를 제공하는 시공간 코딩 기법을 설명하고 그 성능을 평가한다. MIMO 기법과 BICM (Bit-interleaved coded modulations) 기술은 보통 RCPC (Rate compatible punctured convolutional codes) 기법과 연계되어 구동된다. 이때 다중안테나 채널 이퀄라이저와 채널코딩 사이에 터보디코딩 기법을 적용하여 최상의 성능을 얻을 수 있는데 기존의 시스템에서는 동일한 에러방지기법(Equal Error Protection : EEP)을 사용하고 있다. 이 논문에서는 이런 시스템 구조에서 보통 사용되는 동일 에러 방지 기법(EEP)와 비교하여 차등 에러방지 기법(UEP)를 사용함으로써 얻을 수 있는 이득을 사용되는 전송파워와 채널밴드 측면에서 설명한다. 특히 제안된 알고리즘을 둘 또는 세 개의 전송 안테나와 두 개의 수신안테나를 갖는 다중안테나 시스템에 적용하고 8PSK 신호를 이용하여 플랫 페이딩 채널에서 성능을 평가하였다.

• 전자공학회논문지SC
• /
• 제39권4호
• /
• pp.25-35
• /
• 2002

본 논문에서는 단일 폴리 공정을 기반으로 하여 8b 해상도로 200MHz의 고속 동작을 하기 위해 최적화된 시간 공유 서브레인징 ADC(Analog-to-Digital Converter)를 제안한다. 제안하는 ADC는 높은 정확도를 요구하는 하위 ADC에 이중 채널 구조를 적용하여 높은 샘플링 주파수를 보장하였고, 새로운 기준 전압 인가 방식을 적용하여 기준 전압의 빠른 정착 시간을 얻으면서 동시에 칩 면적을 크게 감소시켰다. 기준 전압을 생성하는 저항열에서는 선형성 및 속도 향상을 위해 기존의 인터메쉬드 구조를 보완한 새로운 저항열을 사용하였다. 8 비트 수준의 정밀도에서 면적 및 전력 소모를 최소화하기 위해 공통 드레인(common- drain) 증폭기 구조를 사용하여 샘플-앤-홀드 증폭기(Sample-and-Hold Amplifier：SHA)를 설계하였으며, 입력단에 스위치와 캐패시터로 구성된 동적 공통 모드 궤환 회로(Dynamic Common Mode Feedback Circuit)를 사용하여 SHA의 동적 동작 범위(dynamic range)를 증가시켰다. 동시에 상위 ADC와 하위 ADC간의 신호 처리를 단순화시키기 위해 상위 ADC에 새로운 인코딩 회로를 제안하였다.

• 정보와 통신
• /
• 제15권12호
• /
• pp.85-96
• /
• 1998

본 논문에서는 현재 연구 개발되고 있는 HDSL/ADSL 시스템의 동작환경과 채널(선로감쇄(propagation loss), NEXT, 충격잡음 등)에 관하여 언급한 후, 전체 시스템의 구조 및 동작 원리를 기술하였다. 연구 개발된 HDSL/ADSL 전체시스템은 64-CAP 전송방식을 기반으로 Tomlinson precoder, Trellis코드, modulo Viterbi복호기, Convolutional-interleaved R-S 부호기/복호기, Hybrid-DFE, 반향 제거기, 타이밍 복원회로 등으로 구성되어 있다. HDSL/ADSL 전송시스템의 모든 기능들은 디지털로 구현되었으며, 칩 구현을 위하여 각 기능들의 VLSI 시스템 파라메터들을 추출하고 성능시험을 실시하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.277-278
• /
• 2013

본 논문은 인터리브드 기법을 적용한 양방향 DC-DC 컨버터의 구현 및 실험에 대해 서술하였으며 구현한 컨버터의 특성을 분석하였다. 구현한 컨버터는 변압기를 사용하여 절연효과를 가지고 있으며 벅/부스트 구조가 적용되어 비교적 낮은 권선비로도 높은 승압과 강압이 가능하다. 또한 인터리브드 기법을 적용하여 리플전류의 감소효과를 가지고 있다. 각 모드별로 컨버터의 특성을 분석하였으며 벅모드와 부스트모드에 대한 동작은 실험을 통하여 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2012년도 전력전자학술대회 논문집
• /
• pp.337-338
• /
• 2012

본 논문에서는 전 영역 ZVS가 가능한 양방향 3상 절연형 인터리브드 DC-DC 컨버터의 제어방법에 대해 서술한다. 3상 절연형 인터리브드 DC-DC 컨버터는 모든 스위치가 ZVS동작을 하여 높은 효율을 갖고 3상 구조를 채택하여 전류경로의 분산을 통한 전력전달 능력의 증대 효과 및 입력전류 리플 크기를 줄여주는 인터리브드 효과를 갖는다. 승압/강압 능력이 있는 부스트/벅 컨버터의 구조는 낮은 권선비의 변압기로 높은 승압/강압 전력변환, 에너지원과 부하 사이에 절연이 가능한 구조이며, 인터리브 동작이 이루어짐에도 불구하고 3상을 각각 제어하지 않고 배터리의 전압전류와 출력전압만을 입력받아 벅모드와 부스트 모드 모두 전압, 전류제어를 수행함으로서 시스템의 간략화가 가능하였다. 따라서 본 논문에서는 제안된 DC-DC컨버터의 제어기를 구성하고 실험을 통해 확인하였다.