• 한국지구과학회지
• /
• 제18권6호
• /
• pp.473-479
• /
• 1997

본 연구의 목적은 STS프로그램을 적용한 수업이 학생들의 과학에 관련된 태도와 과학학습성취도에 미치는 효과를 분석하는데 있다. 연구 목적에 따라 고등학교 3학년 학생들을 실험집단과 통제집단으로 나눈 뒤, 약 6주 동안 실험집단은 본 연구자가 개발한 STS 프로그램을 사용하여 수업을 실시하고 통제집단은 강의 중심의 전통적 수업을 실시하였다. 연구 결과 과학에 관련된 태도에 있어 실험집단이 통제 집단보다 더 긍정적인 방향으로 태도가 향상되었고, 과학학습 성취도에 있어서도 실험집단이 더 높은 성취도 향상을 나타내었다.

• 컴퓨터교육학회논문지
• /
• 제6권2호
• /
• pp.95-105
• /
• 2003

본 연구는 웹기반 3차원 가상현실 프로그램과 2차원 HTML 프로그램을 이용한 학습활동이 학습자의 학업성취도, 학습만족도에 미치는 효과를 알아보고, 또한 학습자의 공간지각력 수준에 따라 웹기반 3차원 가상현실 프로그램과 2차원 HTML 프로그램간에는 상호작용 효과가 있는지에 관해 알아보고자 하였다. 연구 결과 3차원 가상현실 프로그램을 사용하여 학습한 집단과 2차원 HTML 프로그램으로 학습한 집단간에는 학업성취도와 전반적 만족도에 있어서 유의미한 차이를 보였다. 또한 학습자의 공간지각력과 웹기반 학습 프로그램 유형간에는 학습만족도 면에서는 상호작용 효과가 나타나지 않았으나, 학업성취도에 있어서는 통계적으로 유의미한 상호작용 효과가 있는 것으로 확인되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제9권1호
• /
• pp.1-7
• /
• 2009

This paper describes design of high energy efficiency 32 bit parallel processor core using instruction-levels data gating and dynamic voltage scaling (DVS) techniques. We present instruction-levels data gating technique. We can control activation and switching activity of the function units in the proposed data technique. We present instruction-levels DVS technique without using DC-DC converter and voltage scheduler controlled by the operation system. We can control powers of the function units in the proposed DVS technique. The proposed instruction-levels DVS technique has the simple architecture than complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system and a hardware implementation is very easy. But, the energy efficiency of the proposed instruction-levels DVS technique having dual-power supply is similar to the complicated DVS which is DC-DC converter and voltage scheduler controlled by the operation system. We simulate the circuit simulation for running test program using Spectra. We selected reduced power supply to 0.667 times of the supplied power supply. The energy efficiency of the proposed 32 bit parallel processor core using instruction-levels data gating and DVS techniques can improve about 88.4% than that of the 32 bit parallel processor core without using those. The designed high energy efficiency 32 bit parallel processor core can utilize as the coprocessor processing massive data at high speed.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2534-2536
• /
• 2002

This paper presents the design of high speed bit and word processor for sequence logic control using a FPGA. This FPGA is able to execute sequence instruction during program fetch cycle, because the program memory was separated from the data memory for high speed execution at 40MHz clock. Also this processor has 274 instructions set with a 32bit fixed width, so instruction decoding time and data memory interface time was reduced. This FPGA was synthesized by V600EHQ240 and Foundation tool of Xilinx company. The final simulation was successfully performed under Foundation tool simulation environment. And the FPGA programmed by VHDL for a 240 pin HQFP package. Finally the benchmark was performed to prove that the designed for bit and word processor has better performance than Q4A of Mitsubishi for the sequence logic control.

• Educational Technology International
• /
• 제12권2호
• /
• pp.71-94
• /
• 2011

How can an automated essay scoring (AES) program, which provides feedback for essays, be a formative tool for improving ESL writing? In spite of the increasing demands for English writing proficiency, English writing instruction has not been effective for teaching and learning because of a lack of timely and accurate feedback. In this context, AES as a possible solution has been gaining the attention of educators and scholars in ESL/EFL writing education because it can provide consistent and prompt feedback for student writers. This experimental study examined the impact of different types of feedback for a college ESL writing program using the Criterion AES system. The results reveal the positive impact of AES in a college-level ESL course and differences between the teacher's feedback and the AES feedback. The findings suggest that AES can be effectively integrated into ESL writing instruction as a formative assessment tool.

• 한국초등수학교육학회지
• /
• 제19권3호
• /
• pp.323-345
• /
• 2015

본 연구의 목적은 RME를 적용한 수학화 교수 학습 프로그램을 구안하고 적용해봄으로써 측정 영역에서의 수학화 학습이 수학적 사고 능력에 어떤 효과가 있는지 알아보는 데 있다. 본 연구 문제를 해결하기 위하여 관련 이론을 분석하였으며 RME이론에 근거한 원리와 교수 학습 모형을 토대로 하여 수학화 교수 학습 프로그램을 구안하고 측정 영역의 지도를 위해 교육과정을 재구성하였다. 연구 대상은 대구광역시 S초등학교 5학년 학급 중 2개 반을 실험집단과 통제집단으로 선정하였다. 실험 처치 기간 동안 실험집단은 RME를 적용한 수학화 학습으로 수업을 실시하였고, 통제집단은 일반적인 교수 학습방법으로 수업을 실시하였다. 이상의 연구 결과를 종합해 보면, RME를 적용한 수학화 학습은 학생들에게 수학적 사고 능력 향상에 효과가 있으며 각 수학화 과정의 순환적인 반복 경험을 통해 학생들의 수학화가 더욱 활발히 이루어지도록 하는 데에 도움을 주는 것으로 나타났다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제23권2호
• /
• pp.97-103
• /
• 2017

정규표현식 패턴 매칭을 고속으로 수행하기 위하여 하드웨어 기반의 정규표현식 매칭 회로들이 제시되었으며, 특히 보통 프로세서처럼 정규표현식에 대한 프로그램을 실행하여 패턴 매칭을 수행하는 정규표현식 프로세서가 제시되었다. 정규표현식 프로세서가 패턴 매칭을 수행하기 위해서는 명령어 메모리에 정규표현식 패턴에 대한 명령어가, 데이터 메모리에는 매칭 대상이 되는 데이터가 미리 저장되어야 한다. 정규표현식 프로세서를 호스트의 보조프로세서로 사용하려면 호스트에서 정규표현식 프로세서의 명령어 메모리와 데이터 메모리를 초기화하는 기능을 제공해야 하며 이를 위한 호스트 인터페이스가 필요하다. 본 논문에서는 Altera사의 DE1-SoC 보드에서 호스트와 정규표현식 프로세서 간의 인터페이스를 설계하였고, 이를 사용하기 위한 응용 프로그램 인터페이스도 구현하였다. 응용 프로그램에서 응용프로그램 인터페이스를 사용하여 정규표현식 프로세서를 이용한 패턴 매칭을 수행하여 호스트 인터페이스의 동작을 확인하였다.

• 한국도서관정보학회지
• /
• 제38권4호
• /
• pp.67-85
• /
• 2007

현재 우리나라에서 학교교육과정에서 학교도서관의 역할이나 정보활용교육의 종류는 학교도서관 이용법, 독서교육, 학교도서관연계 수업모형 개발, 사서와 교과교사 협력하는 통합교육 등으로 나눌 수 있으며, 단위학교별 그 수준 편차는 다양하게 나타난다. 이러한 이유는 정보활용교육을 담당할 사서의 부재와 학교도서관에 대한 기본적인 인식과 제도의 환경 때문에 교과교사 중심의 정보활용교육이 이루어지고 있다. 그럼에도 불구하고 학교도서관을 활용한 다양한 프로그램의 효용성 평가는 대체적으로 긍정적인 효과를 보여주고 있다. 이는 앞으로 학교교과과정 내에 정보활용교육이 자리매김하는 경우에는 현재보다 장기적인 관점에서 정보활용교육의 효용성을 더욱 극대화 시킬 수 있음을 나타내주고 있다. 이를 위해서 정보활용교육을 교과과정 내에 통합하는 정책적 측면과 교과과정 분석 그리고 사서교사의 전문인 양성의 실천적인 방법이 요구됨을 제언한다.

• 한국시뮬레이션학회논문지
• /
• 제15권4호
• /
• pp.51-58
• /
• 2006

임베디드 소프트웨어의 디버깅은 일반 소프트웨어의 디버깅과는 많이 다르다. 예를 들어 임베디드 소프트웨어 디버깅에는 일반 소프트웨어의 디버깅에는 필요하지 않는 전력 소비량에 대한 정보, 실행된 명령어 분포에 대한 정보, 사용된 레지스터 분포에 대한 정보, 프로그램 수행 시 소요된 클럭 수에 대한 정보 등이 추가적으로 더 필요하다. 본 논문은 임베디드 소프트웨어가 수행되는 마이크로프로세서의 명령어 집합 시뮬레이터를 이용하여 임베디드 소프트웨어를 효과적으로 디버깅하는 새로운 방법을 제안한다. 본 연구에서는 국산 임베디드 마이크로프로세서인 SE1608의 명령어 집합 시뮬레이터를 기반으로 디버거를 개발하고 이를 사용하여 임베디드 소프트웨어 벤치마크 프로그램으로 많이 이용되는 MiBench 프로그램을 사용하여 임베디드 소프트웨어를 효과적으로 디버깅하는 보기를 제시한다. 본 연구에서 제시한 디버깅 방법은 기존의 디버깅 방법에 비하여 비교적 구현하기도 쉬우면서 많은 장점이 있는 것으로 판단된다.

• 아동학회지
• /
• 제25권4호
• /
• pp.163-175
• /
• 2004

In this study, 63 university seniors majoring Child Studies were in an 8-week Web Based Instruction (WBI) program. Student characteristics of learning motivation, self-regulatory learning strategy, and learning style (Kolb, 1985) were the independent variables. Learning effects as dependent variables were measured by paper test and work assessment. Spearman's $\rho$ was calculated and tests of rank order difference were used for the data analysis. Results showed that learning motivation and self-regulatory learning strategy had meaningful positive relations with learning effects on the paper test score. Learning effects showed differences by learning style. These findings indicated that the learner's characteristics should be considered in the design and development of more effective WBI environments.