• 인터넷정보학회논문지
• /
• 제18권4호
• /
• pp.79-87
• /
• 2017

Company A, an embedded system manufacturer, provides its products to Company P which is the parent company of Company A. Both companies learned that they needed to find over 4,000 bugs before market release in order to meet the acceptable quality level. Traditionally, they had utilized time-series line graphs as their common performance measurement tool. These graphs compared accumulated numbers of bugs fixed with accumulated numbers of bugs found. Engineers in Company A had been under pressure to improve the process capacity because the line for bugs fixed was always below than the line for bugs found. By using a newly designed Bipolar diagram, engineers in Company A analyzed the process performance. And they were in a position to be more flexible for internal or inter-companies meeting. Authors explain an empirical study of a graphical and practical performance measurement tools relating to mainly the Bipolar diagram. As a result, the Bipolar diagram provides workload monitoring and performance measurement functions in a given timeframe by using the concepts of Optimum Process Line (or band) and Fair Process Capacity Zone.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1997년도 하계학술대회 논문집 C
• /
• pp.1317-1319
• /
• 1997

This paper is to study and develope a measurement apparatus for ferroelectricity. The apparatus consists of wave generation part, high voltage amplifier part, measurement part, data acquisition part and the related controll circuits. Single or double excitation wave is digitalized and sent to the external RAM of wave generation part by personal computer. These datas saved in the RAM are converted to analog excitation wave through D/A converter. The frequency of excitation wave is depend on the read-out speed of the RAM by clock pulse. Such generated wave is applied to high voltage amplifier as a input voltage. The output of high voltage amplifier is applied to ferroelectrics and the response is obtained from the charge amplifier of measurement part. The response is sampled and converted to digital datas through AID converter. These digital datas are automatically saved in the external RAM of acquisition part. The computer takes the digital datas and calculates the electric displacement D, the electric field and the dielectric constant $\varepsilon$. We tested for PZT ceramic sample and could observed the D-E hysteresis lops and ${\varepsilon}_s$-E hysteresis loops with good forms.

• 제어로봇시스템학회논문지
• /
• 제20권6호
• /
• pp.641-646
• /
• 2014

In this paper, we propose a controller for a ball and beam system which reduces the measurement error effect under AC and DC noise. The ball and beam system measures data through a sensor. If sensor noise is included in a controller via the feedback channel, the signal is distorted and the entire system cannot work normally. Therefore, some appropriate action for the measurement error effect is essential in the controller design. Our controller is equipped with a gain-scaling factor and a compensator to reduce the effect of measurement error in the feedback signal. Effectively, our proposed controller can reduce the AC and DC noise of a feedback sensor. We analyze the proposed controller by Laplace transform technique and illustrate the improved control performance via an experiment for a ball and beam system.

• 센서학회지
• /
• 제30권4호
• /
• pp.236-242
• /
• 2021

In this paper, we report the fabrication of the tip-on-gate of a field-effect-transistor (ToGoFET) probe using a standard complementary metal-oxide-semiconductor (CMOS) process and the performance evaluation of the fabricated probe. After the CMOS process, I-V characteristic measurement was performed on the reference MOSFET. We confirmed that the ToGoFET probe could be operated at a gate voltage of 0 V due to channel ion implantation. The transconductance at the operating point (Vg = 0 V, Vd = 2 V) was 360 ㎂/V. After the fabrication process was completed, calibration was performed using a pure metal sample. For sensitivity calibration, the relationship between the input voltage of the sample and the output current of the probe was determined and the result was consistent with the measurement result of the reference MOSFET. An oxide sample measurement was performed as an example of an application of the new ToGoFET probe. According to the measurement, the ToGoFET probe could spatially resolve a hundred nanometers with a height of a few nanometers in both the topographic image and the ToGoFET image.

• 한국통신학회논문지
• /
• 제29권9A호
• /
• pp.983-990
• /
• 2004

본 논문에서는 중 전압 전력선을 이용한 전력선 통신대 LC) 네트워크의 입력임피던스를 계산하였다. 먼저 전송 선로 모델을 이용하여 전력선 통신 네트워크의 입출력 단 모델을 제시하였으며, 여기에 전력선의 방사성 손실, 도체손실, 유전체 손실 등에 의한 감쇠상수를 적용시켜 임피던스를 계산하였다 계산결과 방사성 손실에 의한 강쇠 가 가장 크게 나타났으며, 전력선의 특정임피던스가 매우커서 입력 단에서의 반사가 심하기 때문에 입력임피던스 가 일정한 주기를 가지는 정재파 형태로 나타남을 알 수 있었다 또한 입력임피던스의 주기는 동축선로의 길이에 주로 의존하고, 크기는 주로 전력선의 특성임피던스 및 손실에 의존하였다 실제 측정결과 계산 치와 측정치가 매 우 유사함을 알 수 있었다.

• Journal of electromagnetic engineering and science
• /
• 제14권1호
• /
• pp.1-8
• /
• 2014

A differential-cascode CMOS power amplifier (PA) with a supply modulator for envelope tracking (ET) has been implemented by 0.18 ${\mu}m$ RF CMOS technology. The loss at the output is minimized by implementing the output transformer on a FR-4 printed circuit board (PCB). The CMOS PA utilizes the $2^{nd}$ harmonic short at the input to enhance the linearity. The measurement was done by the 10MHz bandwidth 16QAM 6.88 dB peak-to-average power ratio long-term evolution (LTE) signal at 1.85 GHz. The ET operation of the CMOS PA with the supply modulator enhances the power-added efficiency (PAE) by 2.5, to 10% over the stand-alone CMOS PA for the LTE signal. The ET PA achieves a PAE of 36.5% and an $ACLR_{E-UTRA}$ of -32.7 dBc at an average output power of 27 dBm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권4호
• /
• pp.471-476
• /
• 2015

This paper describes a CMOS hysteretic DC-DC buck converter with a constant switching frequency for mobile applications. The inherent problems of a large output ripple voltage that the conventional hysteretic DC-DC buck converters has faced have been resolved by using the proposed DC-DC buck converter which employed a ramp generator circuit to be able to increase a switching frequency. The proposed architecture enables the settling response time of charge pump circuit within the converter to become less than 6us suitable for mobile applications. The proposed DC-DC buck converter was implemented by using 0.35 um BCDMOS process and die size was $1.37mm{\times}1.37mm$. The measurement results showed that the proposed circuit received the input of 3.7 V and generated output of 1.2 V with the output ripple voltages less than 20 mV under load currents of 100~400 mA at the fixed switching frequency of 2 MHz. The maximum efficiency of the proposed hysteretic buck converter was measured to be around 93%.

• 정보처리학회논문지B
• /
• 제13B권5호
• /
• pp.547-552
• /
• 2006

클래스의 속성과 메소드 참조관계를 고려한 응집도 측정 방법은 다양한 형태로 연구되어 왔다 이러한 응집도의 측정 방법은 일반적으로 하나의 클래스에서 이루어진다. 단일 클래스에서 두 개의 클래스로 참조 범위를 확장하면 두 클래스 사이에 발생할 수 있는 참조관계를 알 수 있다. 본 논문에서는 메소드의 위치 결정을 위하여 신경망 학습모델을 제안하였다. 신경망은 입출력 패턴에 대한 반복학습 후, 학습 패턴에 포함되지 않았던 입력 패턴의 목적 값을 예측하고, 일반화(generalization)하는데 효과적이다. 두 개의 클래스 안의 속성과 메소드를 5개 이하로 제한하였고, 학습 벡터는 30개의 이진 값으로 구성된 입력 벡터와 메소드 위치 결정 값인 이진 목적 값으로 생성되었다. 제안된 신경망은 교차검증에서 약 95%, 테스트 데이터에 대해서는 약88%의 예측율을 보였다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.632-638
• /
• 2011

본 논문은 고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 (Design-for-Testability, DFT) 회로를 제안한다. 이러한 회로는 고주파 회로의 주요 성능 변수들 즉, 입력 임피던스, 전압이득, 잡음지수, 입력 전압 정재비 (VSWRin) 및 출력 신호대 잡음비 (SNRout)를 고가의 장비없이 측정 가능하다. 이러한 고주파 검사 회로는 DFT 칩으로부터 측정된 출력 DC 전압에 실제 고주파 소자의 성능을 제공하는 자체 개발한 이론적인 수학적 표현식을 이용한다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과와 비교해 볼 때 고주파 회로의 주요 성능 변수들에 대해 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. DFT 회로는 고주파 소자 생산뿐만 아니라 시스템 검사 과정에서 칩들의 성능을 신속히 측정할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있으리라 기대한다.

• 한국정보통신학회논문지
• /
• 제6권8호
• /
• pp.1283-1291
• /
• 2002

본 논문에서는 DDFS로 구동하는 PLL을 Q-logic cell based library를 사용하여 schematic 상에서 설계하고 FPGA 0L32$\times$16B를 사용하여 구현하였으며, 측정 결과 주파수 합성기의 스위칭 속도는 DDFS에 사용되는 레지스터 단수와 같다는 결론을 얻을 수 있었다 시뮬레이션 결과 클럭지연은 11클럭 후에 발생되는 것을 알았고, 입력 상태가 랜덤하게 들어온다면 출력에 영향이 있음을 알았다. 따라서 입력상태가 일정간격을 가지게 함으로써 PLL을 구동하기 위한 DDFS는 잡음정형기를 사용하는 것이 좋으며, 또한 D/A 변환기의 대역이 매우 넓어야 하고, PLL의 스위칭 속도보다는 작은 입력 컨트롤 워드의 변화가 바람직하다는 것을 알 수 있다.