• Journal of electromagnetic engineering and science
• /
• 제16권1호
• /
• pp.52-56
• /
• 2016

This paper suggests a class-F power amplifier with split open-end stubs to provide a broadband high-efficiency operation. These stubs are designed to have wide bandwidth by splitting wide open-end stubs into narrower stubs connected in shunt in an output matching network for class-F operation. In contrast to conventional wideband class-F designs, which theoretically need a large number of matching lines, this method requires fewer transmission lines, resulting in a compact circuit implementation. In addition, the open-end stubs are designed with slant ends to achieve additional wide bandwidth. To verify the suggested design, a 10-W class-F power amplifier operating at 1.7 GHz was implemented using a commercial GaN transistor. The measurement results showed a peak drain efficiency of 82.1% and 750 MHz of bandwidth for an efficiency higher than 63%. Additionally, the maximum output power was 14.45 W at 1.7 GHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.185-188
• /
• 2001

In this paper, we design and implement high-power amplifier with 18 watt for W-CDMA repeater. We simulate microwave circuits using RF simulator, ADS1.3 and optimize the circuit to obtain the linear and high power using Harmonic balance method. Harmonic balance is an excellent method in the analysis of nonlinear system. The HPA is fabricated on tefron substrate($\varepsilon_{{\gamma}}$=3.48, h=0.5mm, T=0.035mm). From the measured result, the HPA has gain of 52dB, 1 dB compression power of 52.8dBm and good ACPR (Adjacent Channel Power Radio) performance.l Power Radio) performance.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.526-529
• /
• 1998

This paper describes new sense amplifier with fast sensing delay time of 0.54ns and 32kb CMOS embedded SRAM with 4.67ns access time for a 3-V powr supply. It was achieved using the sense amplifier with multiple point sensing scheme and high speed bit-line scheme. The sense amplifier saves 25% of the power dissipation compared with the conventional one while maintaining a very short sensing delay. The SRAM uses 0.5.mu.m double-polysilicon and triplemetal CMOS process technology. A die size is 1.78mm*2.13mm.

• Journal of information and communication convergence engineering
• /
• 제1권4호
• /
• pp.228-232
• /
• 2003

The previous design work for very large final amplifier pumped by electron beam module was described from the point of view of energy characteristics. In this work, the design problems for phase front distortion, ASE, and gain control in large aperture amplifier are presented in detail.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.145-148
• /
• 2002

This paper has been studied a predistorter which is able to linierizing of RF amplifier using schottkey. If input signal level is low, input signal is delivered directly. And if input signal level is high, input signal Is delivered with decreasing. So RF amplifier always works at saturation region .When this predistorter is used to simplified C-class RF amplifier, we have concluded that efficiency is improved about 3%.

• 한국항행학회논문지
• /
• 제2권2호
• /
• pp.116-125
• /
• 1998

최근의 이동 통신 시스템용 전력 증폭기는 고전력, 고효율 특성을 가지며 또한 저왜곡 특성을 갖도록 요구되고 있다. 디지털 통신 시스템의 전력 증폭기는 상호 변조와 스펙트럼 재성장에 의한 인접 채널 간섭이 생기게 되며, 특히 광대역 디지털 통신 시스템에서는 인접채널 전력비 특성이 중요하게 이용되고 있다. 전력 증폭기의 통신 시스템에 대한 영향을 분석하기 위해 22Mcps로 대역 확산된 광대역 디지털 변조 신호원을 구현하고, ISM 밴드를 이용한 전력 증폭기를 설계하여 RZ, NRZ등 코딩방법에 따른 전력 증폭기의 비선형 특성인 인접채널 전력비 특성을 비교 시뮬레이션 및 측정하였다.

• 한국항해항만학회지
• /
• 제26권3호
• /
• pp.295-302
• /
• 2002

현재의 디지털 통신시스템은 매우 다양한 디지털 변조방식을 채택하고 있다. 이러한 통신시스템에서는 인접채널에 대한 간섭을 최대한 줄이기 위해서 필연적으로 선형 전력증폭기를 요한다. 선형 전력증폭기는 매우 다양한데 그 중에서 전방궤환 전력증폭기는 구조상 광대역이면서 선형화 정도가 매우 우수하다. 전방궤환 전력중폭기에 사용되는 지연선로의 손실로 인하여 전체효율이 감소한다. 본 논문에서는 이러한 지연선로를 손실이 매우 작은 지연필터를 사용함으로써 효율과 선형성을 동시에 개선하였다. 측정된 결과 ACLR이 약 17.43dB 개선되었으며 이것은 지연필터를 사용함으로써 2.54dB 더 개선되었음을 나타낸다.

• 한국전자파학회논문지
• /
• 제16권11호
• /
• pp.1059-1066
• /
• 2005

본 논문은 피드포워드 전력 증폭기의 효율 개선을 위한 도허티 증폭기의 적용에 관한 연구이다. 성능 분석을 위하여 중심 주파수 2.14 GHz의 WCDMA 4FA신호를 인가하여 평균 출력 전력 15 W에서 측정하였다. 적용한 도허티 증폭기는 동급 class AB 증폭기와 비교하여 고효율 저선형성의 특성을 나타내며 효율 개선을 위하여 피드포워드 전력 증폭기(FPA)의 주 증폭기로 사용되었다. 특성 변화를 분석하기 위해 선형성과 효율 특성이 다른 2가지 종류의 도허티 증폭기를 적용하였으며 각각의 FPA들은 평균 출력 15 W에서 효율은 $2\%$ 이상의 개선을 보였지만 선형성은 1.5 dBc 이상 저하되는 특성을 나타냈다. 저하된 선형성을 개선하기 위하여 부가적으로 오차 루프의 결합 계수(CF)와 오차 증폭기의 용량을 변화시켰다. CF와 오차 증폭기의 용량 변화로 효율 개선과 높은 선형성을 얻을 수 있었고 도허티 증폭기가 35 dBc 이상의 선형성을 유지하면 부가적인 변화 없이 평균 출력 전력 15 W에서 $2\%$ 이상의 효율 개선과 충분한 선형성을 얻을 수 있다.

• Journal of electromagnetic engineering and science
• /
• 제7권4호
• /
• pp.147-153
• /
• 2007

This paper represents an analog predistortion linearizer for the high power amplifier with low memory effect. The high power amplifier is implemented using a 90-W peak envelope power(PEP) LDMOSFET at 2.14-GHz and an envelope short matching topology is applied at the active ports to minimize the memory effect. The analog predistortion circuit comprises the fundamental path and the cuber and quintic generating circuits, whose amplitudes and phases can be controlled independently. The predistortion circuit is tested for two-tone and wide-band code division multiple access(WCDMA) 4FA signals. For the WCDMA signal, the adjacent channel leakage ratios(ACLRs) at 5 MHz offset are improved by 12.4 dB at average output powers of 36 dBm and 42 dBm.

• ETRI Journal
• /
• 제36권6호
• /
• pp.924-930
• /
• 2014

This paper presents a $0.13{\mu}m$ CMOS 3-level envelope delta-sigma modulation (EDSM) RF signal generator, which synthesizes a 2.6 GHz-centered fully symmetrical 3-level EDSM signal for high-efficiency power amplifier architectures. It consists of an I-Q phase modulator, a Class B wideband buffer, an up-conversion mixer, a D2S, and a Class AB wideband drive amplifier. To preserve fast phase transition in the 3-state envelope level, the wideband buffer has an RLC load and the driver amplifier uses a second-order BPF as its load to provide enough bandwidth. To achieve an accurate 3-state envelope level in the up-mixer output, the LO bias level is optimized. The I-Q phase modulator adopts a modified quadrature passive mixer topology and mitigates the I-Q crosstalk problem using a 50% duty cycle in LO clocks. The fabricated chip provides an average output power of -1.5 dBm and an error vector magnitude (EVM) of 3.89% for 3GPP LTE 64 QAM input signals with a channel bandwidth of 10/20 MHz, as well as consuming 60 mW for both channels from a 1.2 V/2.5 V supply voltage.