• 한국전자파학회논문지
• /
• 제12권5호
• /
• pp.686-693
• /
• 2001

본 논문에서는 대전력 증폭기의 비선형 전달 특성을 나타내는 Carrier Complex Power Series를 유도하였고, 이 전달함수를 이용하여 대전력 증폭기를 선형화하기 위한 전치 왜곡기의 비선형 전달 특성을 유도하고 구현하였다. 측정 시료로 제작된 IMT-2000 기지국 송신 대역 대전력 증폭기의 이득은 34.6 dB이고 P$_{1dB}$가 35.4 dBm이다. Inverse Carrier Complex Power Series를 이용한 전치 왜곡기를 제작하고, 대전력 증폭기에 부착하여 주파수가 각각 2.1375 GHz와 2.1425 GHz($\Delta$f=5 MHz)인 2-tone 신호의 출력이 25.43 dBm/tone일 때 17 dB의 개선 특성을 얻었다.다.

• 한국전자파학회논문지
• /
• 제20권3호
• /
• pp.264-272
• /
• 2009

본 논문에서는 다수의 MMIC 전력증폭기 칩과 박막 기판을 결합하여 MIC 모듈을 구성함으로써 Ka-대역 중심주파수에서 10 W의 출력 전력을 낼 수 있는 전력증폭기 모듈을 설계 및 제작하였다. 전력증폭기 모듈의 제작에는 밀리미터파 대역에 적합한 수정된 형태의 윌킨슨 전력분배기/합성기를 사용하였고, 모듈의 구성 과정에서 발생할 수 있는 손실을 줄이고 공진을 억제하기 위해 CBFGCPW-Microstrip 천이 구조를 활용하였다 전력증폭기 모듈은 총 7개의 MMIC 칩으로 구성되었으며 MMIC 칩을 펄스 모드로 동작시키기 위해 칩의 게이트에 펄스 전압을 인가하는 게이트 전압 제어기가 설계되고 적용되었다. 제작된 전력증폭기 모듈의 측정 결과 58 dB의 전력 이득과 39.6 dBm의 포화 출력 전력을 얻을 수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.139-142
• /
• 2008

An X-band MMIC power amplifier for radar application is developed using $0.25-{\mu}m$ gate length GaAs pHEMT technology. A bus-bar power combiner at output stage is used to minimize the combiner size and to simplify bias network. The fabricated power amplifier shows 38.75 dBm (7.5 Watt) Psat at 10 GHz. The chip size is $3.5\;mm{\times}3.9\;mm$.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술대회 논문집 전문대학교육위원
• /
• pp.31-33
• /
• 2003

Power amplifier linearity plays a major role in the design of RF communication systems. In this paper, predistortion type linearizer was designed an independently controllable AM/AM and AM/PM predistortion linearizers. This linearizer allows independent adjustment of the AM/AM and AM/PM curves by using two adjustable voltages to compensate the power amplifier non-linearities. The predistortion linearizer was improved the ACPR by 6dB with cdma2000 multi carrier signals. Applying this linearizer to two-tone 880MHz power amplifier, an improvement of adjacent channel leakage power up to 5dBm has been achieved.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권4호
• /
• pp.275-280
• /
• 2006

We propose Doherty power amplifier structure which can be integrated in Silicon RF ICs. Doherty power amplifiers are widely used in RF transmitters, because of their high Power Added Efficiency (PAE) and good linearity. In this paper, it is proposed that a method to replace the quarter wavelength coupler with IQ up-conversion mixers to achieve 90 degree phase shift, which allows on-chip Doherty amplifier. This idea is implemented and manufactured in CMOS 5 GHz band direct-conversion RF transmitter. We measured a 3dB improvement output RF power and linearity.

• ETRI Journal
• /
• 제35권2호
• /
• pp.226-233
• /
• 2013

This paper presents a two-stage power-efficient class-AB operational transconductance amplifier (OTA) based on an adaptive biasing circuit suited to low-power dissipation and low-voltage operation. The OTA shows significant improvements in driving capability and power dissipation owing to the novel adaptive biasing circuit. The OTA dissipates only $0.4{\mu}W$ from a supply voltage of ${\pm}0.6V$ and exhibits excellent high driving, which results in a slew rate improvement of more than 250 times that of the conventional class-AB amplifier. The design is fabricated using $0.18-{\mu}m$ CMOS technology.

• 한국컴퓨터산업학회논문지
• /
• 제6권3호
• /
• pp.429-436
• /
• 2005

높은 스펙트럼 효율을 갖는 선형 변조방식은 이동체 통신 시스템에 적용시 문제점이 발생한다. 본 논문에서는 이러한 문제점을 해결하기 위하여 전력 증폭기의 비선형성을 선형화하는 방법에 대하여 고찰하고 설계이론을 바탕으로 고주파 전력 증폭기를 설계 및 제작하였다. 제작된 고주파 전력 증폭기는 마이크로스트림 라인을 사용하였으며 중심주파수 1 GHz에서 13 dBm 입력에 28 dBm의 출력을 얻을 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.673-675
• /
• 2010

본 논문은 400 MHz 대역 시스템에 적용할 수 있는 고 효율을 유지하는 적응형 E급 증폭기를 제안하였다. 이 증폭기는 입력 주파수 변화에 공진기 주파수가 적응되도록 마이크로프로세서를 사용하여 고 효율을 유지하도록 하였다. 이러한 적응형 E급 증폭기의 동작을 보이기 위해서 중심 주파수는 450 MHz 이고, 대역폭은 100 MHz인 증폭기를 제작하여 이 주파수 구간에서는 60% 이상의 효율을 유지하였고, 최대 효율은 74.8%를 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.538-541
• /
• 1998

This paper describes the development of 5.15ns 32kb asynchronous CMOS SRAM using 0.6.mu.m CMOS technology. The proposed high speed embedded SRAM is realized with optimized control circuit and sense amplifier at a power supply of 3V. Using proposed control circuit, the delay time from address input to wordline 'on' is reduced by 33% and mismatch-insensitive sense amplifier can sense a small difference of bit-line voltage fast and stably.

• 한국인터넷방송통신학회논문지
• /
• 제19권3호
• /
• pp.135-140
• /
• 2019

본 논문에서는 L, S 및 C 대역에서 동작하는 주파수 분배 방식의 광대역 구동증폭기를 설계 및 제작하였다. 구동증폭기의 비대역폭이 100% 이상인 경우에는 트랜지스터를 효율적으로 이용하기 어려우며, 특히 주파수 대역에 따라 출력 전력 및 효율의 특성이 민감하게 변하는 전력증폭기를 동작시키기 위해서는 구동증폭기의 특성이 중요하게 작용한다. 본 논문에서는 구동증폭기의 대역폭을 최대화하고, 구동증폭기의 뒤쪽에 위치 할 전력증폭기의 트랜지스터를 효율적으로 이용 할 수 있도록 구동증폭기의 출력을 저대역과 고대역으로 나누어주는 주파수 분배 방식을 적용하였다. 설계된 회로는 GaAs HBT (Heterojunction Bipolar Transistor) 공정 및 9-layer의 SiP (System in Package)를 이용하여 제작하였고, 측정을 통해 성능을 검증하였다. 제작된 회로는 동작 주파수 범위에서 8 dB이상의 이득과 15 dBm이상의 출력전력을 보여주었다.