• 한국컴퓨터정보학회논문지
• /
• 제17권6호
• /
• pp.1-11
• /
• 2012

공정기술이 지속적으로 발달함에 따라 멀티코어 프로세서는 성능 향상이라는 장점과 함께 내부 연결망의 긴 지연 시간, 높은 전력 소모, 그리고 발열 현상 등의 문제점들을 내포하고 있다. 이와 같은 2차원 멀티코어 프로세서의 문제점들을 해결하기 위한 방안 중 하나로 3차원 멀티코어 프로세서 구조가 주목을 받고 있다. 3차원 멀티코어 프로세서는 TSV를 이용하여 수직으로 쌓은 여러 개의 레이어들을 연결함으로써 2차원 멀티코어 프로세서와 비교하여 배선 길이를 크게 줄일 수 있다. 하지만, 3차원 멀티코어 프로세서에서는 여러 개의 코어들이 수직으로 적층되므로 전력밀도가 증가하고, 이로 인해 발열문제가 발생하여 높은 냉각 비용과 함께 신뢰성에 부정적인 영향을 유발한다. 따라서 3차원 멀티코어 프로세서를 설계할 때에는 성능과 함께 온도를 반드시 고려하여야 한다. 본 논문에서는 캐쉬 구성에 따른 3차원 쿼드코어 프로세서의 온도를 상세히 분석하고, 이를 기반으로 발열문제를 해결하기 위해저온도 캐쉬 구성 방식을 제안하고자 한다. 실험결과, 명령어 캐쉬는 최고온도가 임계값보다 낮고 데이터 캐쉬는 많은 웨이를 가지는 구성을 적용할 때 최고온도가 임계값보다 높아짐을 알 수 있다. 또한, 본 논문에서 제안하는 캐쉬구성은 쿼드코어 프로세서를 사용하는 3차원 구조에서 캐쉬의 온도 감소에 효과적일 뿐만 아니라 성능 저하 또한 거의 없음을 알 수 있다.

• 인터넷정보학회논문지
• /
• 제17권1호
• /
• pp.101-107
• /
• 2016

최근 디지털 영상장비 개발 기술의 발전으로 인하여 중재 시술이 일반화되고 있다. 중재 영상시술은 미세한 카테터와 가이드와이어를 체내에 삽입하고 시술하는 기술적 특성으로 인하여, 시술의 효과와 안전성을 높이기위해서는 엑스선영상의 고화질이어야 한다. 이로인하여 방사선 피폭량이 증가하는 문제점을 갖고 있다. 따라서 엑스선 디텍터의 성능을 개선하는 연구가 활발하게 진행되고 있다. 또한, 혈관 조영술을 기반으로 한 중재시술은 참조 영상 처리와 3D 의료 영상처리 기술이 요구된다. 본 논문에서는 중재시술을 지원하기 위한 가이드 시스템을 제안하고자 한다. 뇌혈관질환의 중재시술에 기존 혈관조형검사기반의 2D 의료영상이 갖고 있는 문제점을 해결하고, 중재시술 도구인 카테터와 가이드와이어의 목표 병변까지 실시간 위치 추적과 최적의 경로를 안내 해주고자 한다. 이를 위한 전체 시스템은 의료영상 획득부와 영상처리부 그리고 디스플레이 디바이스부로 구성하였다. 그리고 제안한 시스템에서 제공하는 가이드서비스의 실험환경은 브레인 팬텀(Complete intracranial model with aneurysms, ref H+N-S-A-010)을 엑스선으로 촬영하면서 실험하였다. 그리고 참조 영상을 생성하기 위해서 라프라시안 알고리즘 기반의 뇌혈관 모델링과 DICOM에서 추출한 이미지 처리를 위해 Volume ray casting 기법을 적용하였다. 그리고 카테터와 가이드와이어의 위치추적과 경로 제공을 위해 $A^*$ 알고리즘을 적용하였다. 끝으로 제안한 시스템에서 제공하는 카테터와 가이드와이어의 위치추적 수행결과를 보인다. 제안한 시스템은 향후 중재시술에 유용한 안내 서비스를 제공할 것으로 기대하고 있다.

• 한국산학기술학회논문지
• /
• 제21권6호
• /
• pp.170-177
• /
• 2020

본 논문은 전기기계식제동장치(EMB : Electro Mechanical Brake, 이하 EMB)의 제동 압부력(clamping force) 제어방법과 제동시험장비(dynamo test equipment)를 활용한 제동성능 평가결과에 대하여 다룬다. EMB와 관련한 연구는 자동차 분야에서 대부분 수행되었으며, 다양한 제어방법에 대한 정적상태의 압부력 시험결과를 주로 다루고 있으나 본 논문은 동적상태에서의 성능평가를 수행하였다. EMB의 구동을 위해 3상 매입형 영구자석 동기전동기(IPMSM : Interior Permanent Magnet Synchronous Motor, 이하 IPMSM)가 적용되었으며 유한요소법(FEM : Finite Element Method, 이하 FEM) 해석 소프트웨어인 JMAG을 통하여 설계 및 해석을 수행하였다. EMB의 압부력제어를 위해 전류제어, 속도제어 및 위치제어가 수행되었으며, 전류제어기는 단위전류당 최대토크제어(MTPA : Maximum Torque Per Ampere, 이하 MTPA)가 적용되었다. 제동성능평가는 공압식 제동장치의 비상제동 성능시험 절차와 동일한 방법으로 수행되었으며 시험장비에 설치된 고속철도차량의 차륜을 110 km/h, 230 km/h 및 300 km/h로 회전하는 상태에서 각각의 속도 조건에 따른 EMB의 제동 압부력을 인가하여 감속성능을 확인하였다. 최고속도(300 km/h) 상태에서 비상제동 시험결과는 73초의 시간이 소요되었으며 차세대고속철도차량(HEMU-430X)에 적용된 공압식 제동장치의 성능시험 결과와 비교를 통하여 제동소요 시간 및 감속패턴의 유사함 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권9호
• /
• pp.1-10
• /
• 2011

동작 주파수의 증가는 싱글코어 프로세서의 성능을 크게 향상시키는 반면 전력 소모 증가와 높은 온도로 인한 신뢰성 저하 문제를 유발하고 있다. 최근에는 싱글코어 프로세서의 한계점을 극복하기 위한 대안으로 멀티코어 프로세서가 주로 사용되고 있다. 하지만, 멀티코어 프로세서를 2차원 구조로 설계하는 경우에는 내부 연결망에서의 전송 지연 현상으로 인해 프로세서의 성능 향상이 제약을 받고 있다. 내부 연결망에서의 전송 지연을 줄이기 위한 방안으로 멀티코어 프로세서를 3차원 구조로 설계하는 연구가 최근 큰 주목을 받고 있다. 2차원 구조 멀티코어 프로세서와 비교하여 3차원 구조 멀티코어 프로세서는 성능 향상과 전력 소모 감소의 장점을 지닌 반면, 높은 전력 밀도로 인해 발생된 발열 문제가 프로세서의 신뢰성을 위협하는 문제가 되고 있다. 3차원 멀티코어 프로세서에서 발생되는 발열 문제에 대한 상세한 분석이 제공된다면, 프로세서의 신뢰성을 확보하기 위한 연구 진행에 큰 도움이 될 것으로 기대된다. 그러므로 본 논문에서는 3차원 멀티코어 프로세서의 온도에 밀접하게 연관된 요소인 작업량, 방열판과의 거리, 그리고 적층되는 다이의 개수와 온도 사이의 관계를 자세히 살펴보고 높은 온도가 프로세서의 성능에 미치는 영향 또한 분석하고자 한다. 특히, 2차원 구조 멀티코어 프로세서와 3차원 구조 멀티코어 프로세서에서의 온도 문제를 함께 분석함으로써, 온도 측면에서 효율적인 프로세서 설계를 위한 가이드라인을 제시하고자 한다.

• 대한전자공학회논문지SD
• /
• 제43권1호
• /
• pp.27-36
• /
• 2006

기존의 지연 무관 (Delay-Insensitive(DI)) 데이터 인코딩 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. GALS(Globally Asynchronous Locally Synchronous) 시스템과 같은 대규모 칩 설계 시에 많은 도선 수로 인해 발생할 수 있는 전력 소모와 설계 복잡성을 줄이기 위해, 의사지연 무관 (Quasi D디ay-Insensitive(QDI)) 모델에 기반하고, N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 인코더와 디코더 회로를 설계한다. 이 회로들은 전류모드 다치 논리 회로(Current-Mode Multiple Valued Logic(CMMVL))를 사용하여 설계되었으며, 도선수를 줄임으로써 파생되는 효율성을 검증하기 위해 0.25 um CMOS 공정에서 기존의 DI 인코딩 방식인 dual-rail 방식 및 1-of-4 방식과 delay-power product ($D{\ast}P$) 값 측면에서 비교하였다. HSPICE를 통한 모의실험 결과 4 mm 이상의 도선의 길이에서, dual-rail 방식과는 5 MHz의 data rate 이상에서, 1-of-4 방식과는 18 MHz의 data rate 이상에서 제안된 CMML 방식이 유리하였다. 또한, 긴 도선에 버퍼를 장착한 dual-rail 방식, 1-of-4방식과의 비교에서도 개선된 CMMVL 방식이 10 mm 도선, 32 비트 데이터 전송에서 각각 4 MHz, 25 MHz data rate 이상에서 최대 $57.7\%$와 $17.9\%$의 $D{\ast}P$ 값 감소 효과를 나타냈다.

• Korean Chemical Engineering Research
• /
• 제48권2호
• /
• pp.172-177
• /
• 2010

본 논문에서는 SOFC 금속연결재로서 Crofer22APU를 적용하고자 표면에 전도성 산화막($La_{0.8}Sr_{0.2}CoO_3$)을 습식코팅 후, SOFC 작동환경에서 산화거동, 전기적 특성변화 및 미세구조 변화를 관찰하였다. 코팅 전 샌드블러스트 장치를 이용한 Crofer22APU 표면처리를 통하여 코팅막/금속의 접합특성을 개선시킬 수 있었으며, 320 mesh의 입자크기를 갖는 알루미나 분말을 이용하여 표면처리한 경우 접착특성이 극대화되었다.$La_{0.8}Sr_{0.2}CoO_3$ 코팅된 시편의 전기적 특성 평가는 4-wire 법을 이용하여 SOFC 작동환경에서 약 4,000 시간 장기성능 평가하였으며 $12mW{\cdot}cm^2$의 낮은 면저항값을 얻을 수 있었다. 실험종료 후 미세구조 분석결과에서도 전도성 산화막($La_{0.8}Sr_{0.2}CoO_3$) 코팅이 금속의 부식으로 인한 산화층의 생성속도를 늦추고 이로 인한 금속의 전기적 특성이 감소하는 것을 방지하는데 유효함을 확인하였다.

• 한국추진공학회지
• /
• 제26권2호
• /
• pp.12-19
• /
• 2022

금속선이 삽입된 추진제 그레인은 높은 충전율을 유지하면서 연소속도를 증가시키기 위해 사용되어왔다. 금속선이 삽입된 추진제 그레인을 사용하는 추진기관의 성능설계를 위해서는 금속선의 위치, 개수, 배치각도, 금속선에서의 추진제 연소속도 증가비에 따른 burn-back 해석이 요구된다. 본 연구에서는 금속선이 삽입된 추진제 그레인의 설계변경에 대응하여 신속하게 연소면적을 계산할 수 있는 수치적 방법이 개발되었다. 개발된 방법과 CAD 프로그램으로부터 도출된 연소면적 결과를 비교하였으며, 격자의 반경방향 크기가 줄어들수록 오차율이 줄어드는 것을 확인 했다. 금속선의 개수 및 위치변경에 따른 영향성 분석이 수행되었으며, 금속선의 개수가 증가하면 연소초기 및 말기 구간이 짧아지고 정상상태구간이 길어지는 것이 확인되었다. 금속선을 배치할 때, 서로 다른 반경에 금속선을 배치하는 경우에서 동일한 반경에 금속선을 배치하는 경우보다 연소초기 영역에서의 연소면적이 급증하고 연소말기에서 연소면적이 급감하는 것이 확인되었다.

• 한국지반신소재학회논문집
• /
• 제14권3호
• /
• pp.31-42
• /
• 2015

강성벽 일체형 철도보강노반의 열차하중 하에서의 성능을 평가하기 위하여 실물 단선 철도 노반과 동일한 규모인 높이*폭*길이(5m*6m*20m)의 보강노반을 건설하였다. 철도보강노반은 높이의 30~40%의 짧은 보강재와 강성벽체, 보강재 연직배치간격 30와 40cm를 적용한 특징이 있다. 경제성 및 시공성 향상을 위하여 강성벽체와 보강토체와의 일체화 연결방식을 3종류(용접형, 힌지볼트형, 굵은 철사형)로 다르게 설계하였다. 철도 설계하중 50kPa의 19.6배에 해당되는 0.98MPa (최대시험하중 5.88MN) 최대하중에 대하여 2회 정하중 재하시험을 실시하였다. 철도보강노반의 성능은 파괴에 대한 안정성, 지지력과 침하, 벽체 발생 수평변위, 보강재 발생 변형률에 대한 검토로부터 평가하였다. 실물 실대형 시험결과로부터 높이의 35% 수준의 짧은 보강재와 힌지 볼트형 연결방식을 채택한 강성벽체 일체형 철도보강노반에서 40cm의 보강재 연직간격을 적용하여도 열차 설계하중 하에서 좋은 성능을 보이는 것을 확인할 수 있었다.

• 정보처리학회논문지A
• /
• 제17A권6호
• /
• pp.265-274
• /
• 2010

공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다.

• 한국전자파학회논문지
• /
• 제28권11호
• /
• pp.902-915
• /
• 2017

최근 모바일 기기는 다기능, 고성능화로 정보 처리 속도는 빠르게 증가하고, 제품의 크기는 소형화, 집적화되면서 기기 내부의 회로는 안테나 또는 인접 회로로부터 방사되는 전자기 간섭에 쉽게 노출되게 되었고, 제품의 성능 저하 및 오동작을 유발시킨다. 이를 방지하기 위해 제품의 설계 단계에서 EM 시뮬레이션을 통해 제품의 전자기적 특성을 예측하고, 이를 고려하여 설계해야 하지만, EM 시뮬레이터는 분석 시간이 오래 걸리고, 분석시간을 단축시키기 위해서 고사양의 시스템 자원이 필요하다. 본 논문에서는 PEEC 방법을 이용하여 원형 전선에 대한 전자기적 특성을 빠르게 분석하는 방법을 제시하였다. PEEC 방법은 도체 내부의 전계 적분 방정식으로부터 도체의 등가회로를 모델링하고, 회로 분석법을 통해 전자기적 특성을 분석할 수 있는 방법으로, EM 시뮬레이터 대비 빠른 시간 안에 전자기적 특성을 분석할 수 있다. 본 논문에서 제시한 방법을 통해 다이폴 안테나로부터 전송선로로의 전자기 결합을 주파수 영역에서 분석하였고, 이를 EM 시뮬레이터의 분석 결과와 비교해 PEEC 방법의 유효함을 검증하였다.