• 제목/요약/키워드: half bit transition

검색결과 4건 처리시간 0.016초

WPAN용 가시광 통신 시스템의 새로운 라인코딩 (New Line Coding of Visible Light Communication System for WPAN)

  • 김진영;최재혁;차재상
    • 방송공학회논문지
    • /
    • 제14권1호
    • /
    • pp.70-80
    • /
    • 2009
  • 가시광 통신(Visible Light Communication)시스템에서 고속 데이터 통신을 위한 최적의 line coding 기법을 제안한다. 새롭게 제안한 B4-HBT line coding은 1은 +Voltage와 -Voltage를 서로 교번하여 부호화하는데 1은 처음에는 +V, 그다음에는 -V로 서로 상반되게 극성을 대응하는 형태를 취한다. 여기에 연속적인 0비트가 4개가 존재하면 그전에 존재한 1비트에 상반되는 V를 같고 5개의 연속적인 마지막 0비트에서 반대부호 V를 갖고 1비트마다 반 비트 변이를 주어 오류를 줄이고 잡음의 영향을 적게 하였다. 시뮬레이션 결과에서 존재하고 있는 line coding과 비교하여 2${\sim}$3dB 이득을 보인다.

홈 네트워킹을 위한 LED-ID 시스템 성능분석 (Performance of LED-ID System for Home Networking Applicaion)

  • 최재혁;김진영
    • 한국인터넷방송통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.169-176
    • /
    • 2010
  • 본 논문은 가시광 통신(Visible Light Communication)시스템에서 고속 데이터 통신을 위한 line coding 기술 동향을 연구하였다. 가시광 통신(Visible Light Communication)기술은 LED를 사용하는 기기에서 나오는 가시광선(RGB)을 이용해서 정보를 전달하는 기술로서 친환경적이고 에너지 절감효과와 유비쿼터스 네트워크 서비스에 응용이 가능하다. 최근에 들어 홈 네트워킹 필요성의 증가와 LEDs (Light Emitting Diode Technologies)의 개선을 통해 가시광 통신 시스템에 관심이 높아지고 있다. 고속의 데이터 전송을 위하고 에러 검출에 효율적인 홈 네트워킹 환경을 위한 LED-ID 시스템 성능분석을 위해 적합한 line coding을 연구하고 NRZ, AMI, 4B5B, HDB3 line coding을 이용하여 홈 네트워킹 LED-ID 모델에 적용하고 LOS환경에서의 성능 비교를 하였다.

올패스 IIR 필터를 사용한 폴리페이저 필터에 관한 연구 (A Study on the Polyphase Filter using the All-Pass IIR Filter)

  • 김승영;김남호
    • 융합신호처리학회 학술대회논문집
    • /
    • 한국신호처리시스템학회 2000년도 하계종합학술대회논문집
    • /
    • pp.165-168
    • /
    • 2000
  • In this paper, the polyphase filter which has good ripple characteristic in the passband is proposed. This filter consists of the digital all-pass filter of parallel structure and it is the half-band filter with all zeros in unit circle. To approach easily in designing hardware, we determined the coefficients to the 16bit 1.15 format. To evaluate the performance of this filter, we analyzed the phase characteristic in each branch and simulated each filter with small coefficients. From the result, we have got to good ripple characteristic and also analyzed the fifth and the seventh, and compared them with four part : ripple, group delay, transition bandwidth, stopband attenuation.

  • PDF

다중점 위상검출기를 이용한 클럭 및 데이터 복원회로 설계 (Design of a Clock and Data Recovery Circuit Using the Multi-point Phase Detector)

  • 유순건;김석만;김두환;조경록
    • 한국콘텐츠학회논문지
    • /
    • 제10권2호
    • /
    • pp.72-80
    • /
    • 2010
  • 본 논문에서는 다중점 위상검출기(Phase detector: PD)를 이용한 1Gbps 클럭 및 데이터 복원(Clock and data recovery: CDR)회로를 제안한다. 제안된 위상검출기는 데이터의 천이 모서리와 클럭의 상승/하강 모서리 3점을 비교하여 up/down 신호를 생성한다. 기존의 위상검출기 회로는 클럭 주기의 배수 만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기(Voltage controlled oscillator: VCO)를 조절하는 펄스폭변조(Pulse width modulation: PWM)방식을 사용한다. 제안된 위상검출기 회로는 클럭 반주기만큼의 up/down 펄스폭을 갖는 출력으로 전압제어발진기를 조절하는 펄스수변조(Pulse number modulation: PNM)방식을 사용하여, 전압제어발진기를 미세하게 조절함으로써 지터를 줄일 수 있다. 제안된 위상검출기를 이용한 클럭 및 데이터 복원회로는 1Gbps의 전송률을 갖는 231-1개의 랜덤 데이터를 이용하여 테스트되었고, 지터와 전력소비는 각각 7.36ps와 12mW로 저전력, 적은 지터의 특징을 보였다. 제안된 회로는 0.18um CMOS 공정에서 1.8V 전원으로 설계되었다.