• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.42-45
• /
• 2002

낮은 전력선 잡음과 피드쓰루 전류를 갖는 저전력 SDRAM 출력 버퍼가 소개된다. 다수의 I/O를 갖는 SDRAM 출력 버퍼에 있어서, 제안된 언더슈트 방지 회로를 통하여, 피드쓰루 전류의 감소뿐 아니라, 전력소모의 감소가 가능하다. 효율적인 피드백 방법을 사용한 풀다운 드라이버를 사용하여, 접지선 잡음을 감소시킬 수 있다. 기존의 회로에 비하여 접지선 잡음은 66.3%, 순간 전력소모는 27.5%, 평균 전력 소모는 11.4% 감소되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.134-138
• /
• 2008

We present a power gating turn-on mechanism that digitally suppresses ground-bounce noise in ultra-deep submicron technology. Initially, a portion of the sleep transistors are switched on in a pseudo-random manner and then they are all turned on fully when VVDD is above a certain reference voltage. Experimental results from a realistic test circuit designed in 65nm bulk CMOS technology show the potential of our approach.

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.199-205
• /
• 2007

본 논문에서는 초고속 디지털 PCB 회로에서 발생하는 GBN(Ground Bounce Noise)을 억제하기 위한 새로운 EBG(Electromagnetic Bandgap) 구조의 전원면을 제안하였다. 제안된 구조는 육각형 모양의 단위 셀과 각 셀을 연결하는 선로로 구성되어 있다. 육각형 모양의 단위 셀은 등방성을 띄어 인접 셀의 각 포트 사이의 전달 특성을 동일하게 한다. 제안된 구조는 실제 제작, 측정되었고 330 MHz부터 5.6 GHz까지 넓은 주파수 대역에서 -30 dB 이하로 GBN을 억제하는 특성을 나타낸다. Electromagnetic Interference(EMI) 방사 측정 시에도 일반 전원면/접지면에 비해 낮은 EMI 특성을 나타낸다. 본 논문에서 제안한 육각형 EBG 구조의 전원면은 실제 EBG 전원면의 적용에 효율적으로 작용하여 초고속 디지털 회로의 EMI 문제를 해결하는 데 기여할 것으로 기대된다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2007년도 제6회 추계학술대회 및 정기총회
• /
• pp.334-337
• /
• 2007

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.149-153
• /
• 1999

As VLSI technology advances rapidly, the operating frequency of digital systems becomes very fast. In such a high-speed system, there are many factors that threaten signal integrity. The noise sources in digital system include the noises in power supply, ground bounce and packaging media and distortions on single and multiple transmission lines. This paper will present a technology survey useful in the design of Gigabit interconnection systems. Some case studies have been constructed which show the lossy transmission line effect of skin effect. dielectric loss, with backplane connectors using the theoretical and practical conditions.

• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.206-212
• /
• 2007

본 논문에서는 넓은 영역에서 GBN/SSN 억제 특성을 보이는 이종 셀 EBG 구조를 이용한 새로운 전원면 구조를 제안하였다. 제안된 구조는 -30 dB 이하의 삽입 손실로 정의되는 저지 대역이 GBN의 에너지가 집중적으로 분포하는 수 백 MHz에서 시작하며 약 7.9 GHz의 넓은 대역폭을 갖는다. 본 구조의 특징은 인덕턴스를 강화하는 나선형 연결 선로와 분산적 LC 회로의 주기를 줄이는 이종 셀을 추가한 것이다. 그 결과 -30 dB 저지 대역의 저주파에서의 차단 주파수가 낮아짐은 물론 대역폭이 넓어진 특성을 보였다. 또한, 전원면과 접지면 사이의 구조적 공진 모드가 현격히 억제되었으며 평행판 도파관에 비해 낮은 EMI 특성을 보였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.340-343
• /
• 2002

Electromagnetic(EM) radiation problems and their possible solutions are addressed in this paper for the split power plane of high-speed digital systems. Stitching and decoupling capacitors are proved to be very effective fur reducing signal noise, ground bounce as well as electromagnetic radiation from the split power plane. Simulations based on 3D-Finite Difference Time Domain (FDTD) method are utilized for the analysis of practical high frequency multi-layered PC main board

• Journal of electromagnetic engineering and science
• /
• 제2권2호
• /
• pp.75-80
• /
• 2002

Signal integrity problems and their possible solutions are addressed in this paper for split power plane of high-speed digital systems. Stitching and decoupling capacitors are proved to be very effective for reducing signal noise, ground bounce as well as electromagnetic radiation from the split power plane. Simulations based on 3D-Finite Difference Time Domain (FDTD) method are utilized for the analysis of practical high frequency multi-layered PC main board.