• 한국전기전자재료학회논문지
• /
• 제15권10호
• /
• pp.844-850
• /
• 2002

Linearly graded profiles on the field area oxide are frequently used in power integrated circuits to reduce the surface electric field when power devices are operated in forward or reverse blocking modes. It is shown here that tapered windows can be made using the difference of etch rates between the bottom and the top layer of TEOS film. Annealed TEOS films are etched at a lower rate than the TEOS film without annealing Process. The fast etching layer results in window walls having slopes in the range of 25$^{\circ}$∼ 80$^{\circ}$ with respect to the wafer surface. Taper etching technique by annealing the TEOS film applies to high voltage LDMOS, which is compatible with CMOS process, due to the minimum changes in both of design rules and thermal budget.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 추계학술대회 논문집 Vol.17
• /
• pp.289-292
• /
• 2004

반도체 소자의 파괴 원인으로는 주로 열, 전압, 전류, 진동 및 압력 등이 있다. 이 중에서 전압과 열을 스트레스 인자로 적용하여 가속열화 시험을 진행하였다. 전압 및 열에 의한 소자의 열화정도를 파악하기 위해 현재 상용화되어 있는 Phase Control Thyristor 중 $V_{DRM}\;=\;1500V,\;V_{BRM}\;=\;1500V, \;T_{HS}\;=\;-40{\sim}125^{\circ}C$ 정도의 사양을 가지는 소자를 사용하였다. 열화에 의한 여러 가지 변동특성 중에서 소자의 순방향 및 역방향 항복특성의 변화와 누설전류의 변화에 대해 실험을 통해 알아보았다.

• 한국전기전자재료학회논문지
• /
• 제23권3호
• /
• pp.183-189
• /
• 2010

In this paper, the trench gate emitter switched thyristor(EST) withl trench gate electrode is proposed for improving snap-back effect which leads to a lot of problems in device applications. The parasitic thyristor which is inherent in the conventional EST is completely eliminated in this structure, allowing higher maximum controllable current densities for ESTs. The dual trench gate allows homogenous current distribution in the EST and preserves the unique feature of the gate controlled current saturation of the thyristor current. The characteristics of the 1700 V forward blocking EST obtained from two-dimensional numerical simulations (MEDICI) is described and compared with that of a conventional EST. we carried out layout, design and process of EST devices.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2001년도 ICCAS
• /
• pp.89.2-89
• /
• 2001

Wheel chair bound persons need assistance since there are many steps or curbs or other obstacles blocking their path in the roadways and walkways. Although a step may be small, it may be very difficult for such a person to climb over it. Therefore, we are proposing a power assist wheel chair robot that enables a wheel chair bound person to climb over steps up to about 10 centimeters in height without assistance from others. By using the proposed wheel chair robot, a user can maintain inverse pendulum control after raising its front wheels Then, a user can move forward to the step maintaining the inverse pendulum control, and can climb over the step using motor force of a rear wheel shaft ...

• 한국컴퓨터산업교육학회:학술대회논문집
• /
• 한국컴퓨터산업교육학회 2003년도 제4회 종합학술대회 논문집
• /
• pp.71-74
• /
• 2003

A vertical trench electrode type EST has been proposed in this paper. The proposed device considerably improve the snap-back effect which leads to a lot of problem of device applications. In this paper, the vertical dual gate Emitter Switched Thyristor(EST) with trench electrode has been proposed for improving snap-back effect. It is observed that the forward blocking voltage of the proposed device is 800V. The conventional EST of the same size were no more than 633V. Because the proposed device was constructed of trench-type electrode, the electric field moved toward trench-oxide layer, and the punch through breakdown of the proposed EST is occurred at latest.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 C
• /
• pp.938-940
• /
• 1999

We have fabricated SiC Schottky diode for high temperature applications. SiC thin film for drift region has been deposited by ICP-CVD. In order to establish metallization conditions, we have extracted the device parameters of the Schottky diode from the forward I-V characteristics and the C-V characteristics as a function of temperature. The ideality factor was varied from 2.07 to 1.15 and the barrier height was also varied from 1.26eV to 1.92eV with increase of temperature. The reverse blocking voltage was 183 V.

• ETRI Journal
• /
• 제29권5호
• /
• pp.682-684
• /
• 2007

A new scheme to alleviate contention in optical burst switching networks is proposed. It consists of preventively reserving resources in a node, to be used if resources are busy on the next hop node. The burst is sent back to the preceding node and then resent forward. Simulations are carried out to assess the feasibility of the proposed scheme. Its performance is compared with that of contention resolution based on deflection routing.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.990-994
• /
• 2000

The design of LAI(Local Area Identifier), the first paging area for searching the mobile terminal has a close relation with the performance of paging channel in CDMA cellular network. This paper discusses the performance of the forward channel of IS-95 CDMA standard, known as the paging through the related messages such as call control message, channel assignment message. Modeling and simulation work were conducted to quantify the performance of paging channel in terms of traffic handling capacity and blocking levels. This result serves as illustrative guidelines for the proper engineering of common control channel, which has a major impact on the overall performance of cellular network.

• 한국통신학회논문지
• /
• 제30권3C호
• /
• pp.158-166
• /
• 2005

POCS에 근거한 후처리 방식은 블록 결함 제거에 좋은 결과를 보여 주었지만, POCS는 반복적인 과정에 많은 연산을 요구하여 실시간 제약이 있는 실제적인 후처리를 위해서는 구현되기가 어렵다. 본 논문에서는 반복적인 기존의 POCS와 거의 비슷한 성능을 보이면서 계산 양을 획기적으로 감축한 DCT 영역에서의 POCS 방식을 제안한다. DCT 영역에서의 POCS 방식에서는 저역 통과 필터링을 DCT 영역에서 수행하여 역방향 DCT와 순방향 DCT 모듈을 제거하였다. 반복적인 POCS에서의 저역 통과 필터링을 분석하여, k번째 반복 과정에서의 필터링과 동일한 효과를 갖는 k차 저역 통과 필터링을 정의하고, 여기에 해당하는 k차 DCT 영역 POCS를 정의한다. 시뮬레이션 결과는 반복적 과정이 없는 k차 DCT 영역 POCS는 k번 반복적 과정을 거친 기존의 POCS 방식에 비하여 PSNR과 주관적 화질 면에서 거의 비슷한 성능을 보여 주면서, 훨씬 작은 계산 양을 필요로 한다. 본 논문에서 제안하는 DCT 영역에서의 POCS 방식은 실제적인 실시간 동작을 필요로 하는 후처리 구현을 위해서 효과적으로 사용될 수 있다.

• 한국산학기술학회논문지
• /
• 제13권1호
• /
• pp.329-332
• /
• 2012

LED는 저 전력, 긴 수명, 고 휘도, 빠른 응답, 친환경적인 특성의 여러 장점을 갖고 있기 때문에 청색과 녹색 LED는 교통신호, 옥외 디스플레이, 백색 LED는 LCD 후면광 등의 응용 제품에 사용되고 있다. 여기서 LED의 성능을 향상하기 위하여 출력전력과 소자의 신뢰성을 높이고, 동작전압을 낮추어야 LED 칩의 고효율화가 이루어져야 하는데, 이는 에피택셜층, 표면요철, 패턴이 있는 사파이어 기판, 칩 설계의 최적화, 특수 공정의 개선 등의 기술이 우수해야 한다. 본 연구에서는 측면 에칭 기술과 절연층 삽입기술을 이용하여 사파이어 에피 웨이퍼 위에 GaN-기반 백색 LED 칩을 제작하여 그 성능을 조사하였다. LED 칩의 성능을 개선하기 위한 최적화 설계와 CBL(current blocking layer) 삽입 기술의 개선된 공정을 통하여 LED 칩 성능의 향상을 확인할 수 있었으며, 출력 전력은 광 출력 7cd, 순방향 인가전압 3.2V의 값을 얻었다. 현재의 LCD 후면광원으로 사용되고 있는 LED 칩의 출력에 비하여 성능이 개선되었으며, 의료기기 및 LCD LED TV의 후면광원으로 사용할 수 있을 것으로 기대된다.