• Transactions on Electrical and Electronic Materials
• /
• 제16권3호
• /
• pp.124-129
• /
• 2015

Organic electronics are the domain in which the components and circuits are made of organic materials. This new electronics help to realize electronic and optoelectronic devices on flexible substrates. In recent years, organic materials have replaced conventional semiconductors in many electronic components such as, organic light-emitting diodes (OLEDs), organic field-effect transistors (OFETs) and organic photovoltaic (OPVs). It is well known that organic light emitting diodes (OLEDs) have many advantages in comparison with inorganic light-emitting diodes LEDs. These advantages include the low price of manufacturing, large area of electroluminescent display, uniform emission and lower the requirement for power. The aim of this paper is to model polymer LEDs and OLEDs made with small molecules for studying the electrical and optical characteristics. The purpose of this modeling process is, to obtain information about the running of OLEDs, as well as, the injection and charge transport mechanisms. The first simulation structure used in this paper is a mono layer device; typically consisting of the poly (2-methoxy-5(2'-ethyl) hexoxy-phenylenevinylene) (MEH-PPV) polymer sandwiched between an anode with a high work function, usually an indium tin oxide (ITO) substrate, and a cathode with a relatively low work function, such as Al. Electrons will then be injected from the cathode and recombine with electron holes injected from the anode, emitting light. In the second structure, we replaced MEH-PPV by tris (8-hydroxyquinolinato) aluminum (Alq₃). This simulation uses, the Poole-Frenkel -like mobility model and the Langevin bimolecular recombination model as the transport and recombination mechanism. These models are enabled in ATLAS- SILVACO. To optimize OLED performance, we propose to change some parameters in this device, such as doping concentration, thickness and electrode materials.

• 한국전기전자재료학회논문지
• /
• 제24권4호
• /
• pp.271-275
• /
• 2011

In this paper, thermal stability of palladium germanide (Pd germanide) is analyzed for high performance Schottky barrier germanium metal oxide semiconductor field effect transistors (SB Ge-MOSFETs). Pd germanide Schottky barrier diodes were fabricated on n-type Ge-on-Si substrates and the formed Pd germanide shows thermal immunity up to $450^{\circ}C$. The barrier height of Pd germanide is also characterized using two methods. It is shown that Pd germanide contact has electron Schottky barrier height of 0.569~0.631 eV and work function of 4.699~4.761 eV, respectively. Pd germanide is promising for the nanoscale Schottky barrier Ge channel MOSFETs.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2009년도 춘계학술발표대회
• /
• pp.24.2-24.2
• /
• 2009

Nanostuctures such as nanodot and nanowire have been extensively studied as building blocks for nanoscale devices. However, the direct growth of the nanostuctures at the desired position is one of the most important requirements for realization of the practical devices with high integrity. Self-assembled nanotemplate is one of viable methods to produce highly-ordered nanostructures because it exhibits the highly ordered nanometer-sized pattern without resorting to lithography techniques. And selective epitaxial growth (SEG) can be a proper method for nanostructure fabrication because selective growth on the patterned openings obtained from nanotemplate can be a proper direction to achieve high level of control and reproducibility of nanostructucture fabrication. Especially, SiGe has led to the development of semiconductor devices in which the band structure is varied by the composition and strain distribution, and nanostructures of SiGe has represented new class of devices such nanowire metal-oxide-semiconductor field-effect transistors and photovoltaics. So, in this study, various shaped SiGe nanostructures were selectively grown on Si substrate through ultrahigh vacuum chemical vapor deposition (UHV-CVD) of SiGe on the hexagonally arranged Si openings obtained using nanotemplates. We adopted two types of nanotemplates in this study; anodic aluminum oxide (AAO) and diblock copolymer of PS-b-PMMA. Well ordered and various shaped nanostructure of SiGe, nanodots and nanowire, were fabricated on Si openings by combining SEG of SiGe to self-assembled nanotemplates. Nanostructure fabrication method adopted in this study will open up the easy way to produce the integrated nanoelectronic device arrays using the well ordered nano-building blocks obtained from the combination of SEG and self-assembled nanotemplates.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1297-1298
• /
• 2006

Omega-shaped-gate (OSG) nanowire-based field effect transistors (FETs) have been attracted recently attention due to their highdevice performance expected from theoretical simulations among nanowire-based FETs with other gate geometries. OSG FETs with the channels of ZnO nanowires were successfully fabricated in this study with photolithographic processes. In the OSG FETs fabricated on oxidized Si substrates, the channels of ZnO nanowires with diameters of about 60 nm are coated surroundingly by $Al_{2}O_{3}$ as gate dielectrics with atomic layer deposition. About 80 % of the surfaces of the nanowires coated with $Al_{2}O_{3}$ is covered with gate metal to form OSG FETs. A representative OSG FET fabricated in this study exhibits a mobility of 98.9 $cm^{2}/Vs$, a peak transconductance of 0.4 ${\mu}S$, and an Ion/Ioff ratio of $10^6$ the value of the Ion/Ioff ratio obtained from this OSG FET is the highest among nanowire-based FETs, to our knowledge. Its mobility, peak transconductance, and Ion/Ioff ratio arc remarkably enhanced by 11.5, 32, and $10^6$ times, respectively, compared with a back-gate FET with the same ZnO nanowire channel as utilized in the OSG FET.

• 한국전기전자재료학회논문지
• /
• 제24권6호
• /
• pp.473-479
• /
• 2011

In this paper, we have compared amorphous InGaZnO (a-IGZO) thin-film transistor (TFT) with the nano-crystalline embedded-IGZO ($N_c$-embedded-IGZO) TFT fabricated by solid-phase crystallization (SPC) technique. The field effect mobility (${\mu}_{FE}$) of $N_c$-embedded-IGZO TFT was 2.37 $cm^2/Vs$ and the subthreshold slope (S-factor) was 0.83 V/decade, which showed lower performance than those of a-IGZO TFT (${\mu}_{FE}$ of a-IGZO was 9.67 $cm^2/Vs$ and S-factor was 0.19 V/decade). This results originated from generation of oxygen vacancies in oxide semiconductor and interface between gate insulator and semiconductor due to high temperature annealing process. However, the threshold voltage shift (${\Delta}V_{TH}$) of $N_c$-embedded-IGZO TFT was 0.5 V, which showed 1 V less shift than that of a-IGZO TFT under constant current stress during $10^5$ s. This was because there were additionally less increase of interface trap charges in Nc-embedded-IGZO TFT than a-IGZO TFT.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.162-162
• /
• 2010

InAs 는 광전자 및 광통신 소자에 널리 이용되는 $In_xGa_{1-x}As_yP_{1-y}$ 화합물의 endpoint 로서, Heterojunction Field-Effect Transistors (HEMTs), Heterojunction Bipolar Transistor (HBT) 등에 중요하게 이용되고, 다양한 소자의 기판으로도 폭넓게 사용되는 물질이다. InAs 의 반도체 소자로의 응용을 위해서는 정확한 광 특성과 밴드갭 값들이 필수적이며, 분광타원편광분석법(ellipsometry) 을 이용한 상온 InAs 유전율 함수는 이미 정확히 알려져 있다. 그러나 상온에서는 $E_2$ 전이점 영역에서 여러 개의 밴드갭들이 중첩되어 있어, 밴드구조계산 등에 필수적인 InAs의 전이점을 정확히 정의하기 어렵다. 또한, 현재의 산업계에서 중요하게 여겨지는 실시간 모니터링을 위해서는 증착온도에서의 유전율 함수 데이터베이스가 필수적이다. 이와 같은 필요성에 의해, 22 K - 700 K 의 온도범위에서 InAs 의 유전율 함수와 밴드갭 에너지에 대한 연구를 수행하였다. InAs bulk 기판을 methanol, acetone, DI water 등으로 세척 한 뒤, 저온 cryostat 에 부착하였다. 분광타원분석법은 표면의 오염에 매우 민감하기 때문에, 저온에서의 응결 방지를 위해 고 진공도를 유지하며, 액체 헬륨으로 냉각하였다. 0.7 - 6.5 eV 에너지 영역에서 측정이 가능한 분광타원편광분석기로 측정한 결과, 온도가 증가함에 따라 열팽창과 phonon-electron 상호작용효과의 증가에 의해, 밴드갭 에너지 값의 적색 천이와 밴드갭들의 중첩을 관찰 할 수 있었다. 정확한 밴드갭 에너지 값의 분석을 위하여 2계 미분을 통한 표준 밴드갭 해석법을 적용하였으며, 22 K 의 저온에서는 $E_2$ 전이점 영역에서 중첩된 여러 개의 밴드갭들을 분리 할 수 있었다. 또한 고온에서의 연구를 통해, 실시간 분석을 위한 InAs 유전함수의 데이터베이스를 확립하였다. 본 연구의 결과는 InAs 를 기반으로 한 광전자 소자의 개발 및 적용분야와 밴드갭 엔지니어링 분야에 많은 도움이 될 것으로 예상한다.

• Journal of Industrial and Engineering Chemistry
• /
• 제68권
• /
• pp.117-123
• /
• 2018

Recently, aqueous method has attracted lots of attention because it enables the solution-processed metal oxide thin film with high electrical properties in low temperature fabrication condition to various flexible devices. Focusing the development of aqueous route, many researchers are only focused on metal oxide materials. However, for expansive application of the aqueous-based metal oxide films, the systematic study of performance change with process variables for the development of aqueous-based metal oxide insulator film is urgently required. Here, we propose importance of process variables to achieve high electrical-performance metal oxide insulator based on the aqueous method. We found that the significant process variables including precursor solution temperature and humidity during the spincoating process strongly affect chemical, physical, and electrical properties of $AlO_x$ insulators. Through the optimization of significant variables in process, an $AlO_x$ insulator with a leakage current value approximately $10^5$ times smaller and a breakdown voltage value approximately 2-3 times greater than un-optimized $AlO_x$ was realized. Finally, by introducing the optimized $AlO_x$ insulators to solutionprocessed $InO_x$ TFTs, we successfully achieved $InO_x/AlO_x$ TFTs with remarkably high average field-effect mobility of ${\sim}52cm^2V^{-1}\;s^{-1}$ and on/off current ratio of 106 at fabrication temperature of $250^{\circ}C$.

• 융합정보논문지
• /
• 제9권3호
• /
• pp.75-81
• /
• 2019

본 논문은 유기물로 이루어진 폴리머 기판상에 저온 다결정 실리콘 박막트랜지스터 제조방법에 대해 연구하였다. 먼저, 폴리머 기판에 화학증착방식으로 비결정 실리콘 박막을 증착하였고, 열처리 장치인 퍼니스로 탈수소 및 활성화 공정을 430도에서 2시간동안 진행하였다. 이후 엑시머 레이저를 이용하여 결정화를 진행하여 다결정 실리콘 반도체 막을 제조하였다. 이 박막은 박막트랜지스터 제작을 위한 활성층으로 사용하였다. 제작된 p형 박막트랜지스터는 이동도 $77cm^2/V{\cdot}s$, on/off 전류비는 $10^7$이상의 동작특성을 보였고, 이는 결정화된 박막내부에 결함 농도가 낮음을 의미한다. 이 결과로 유기물 기판상에 엑시머 레이저로 형성된 다결정 실리콘으로 제작된 전자소자는 플렉서블 AMOLED 디스플레이 회로 형성에 최적의 기술임을 알 수 있다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.553-559
• /
• 2022

본 논문에서는 cascode GaN FET의 하프 브릿지 구성에서 오실레이션 억제를 위한 RC 스너버 회로 설계 기술을 분석한다. 대표적인 WBG 소자인 cascode GaN FET는 우수한 고속 스위칭 특성이 우수하다. 다만, 이러한 고속 스위칭 특성으로 인하여 false turn-off 문제가 야기되며, 이를 억제하기 위해 RC 스너버 회로가 필수적이다. 따라서, 일반적으로 많이 사용되는 실험 기반의 선정 기법과 근궤적법을 이용한 분석 기법을 비교한다. 일반적인 방법의 경우 실험적 경험을 바탕으로 오실레이션 억제 성능이 만족될 때까지 지속적인 회로 변경이 필요하다. 하지만, 근궤적 기법의 경우 비진동 R-C 맵을 기반으로 초기값을 설정 할 수 있다. 이러한 설계 기술에 따른 성능을 비교하기 위해 모의실험과 실제 더블 펄스 회로 구성을 통한 실험을 진행하였다.

• 청정기술
• /
• 제30권1호
• /
• pp.13-22
• /
• 2024

본 연구에서는 6,13-Bis(triisopropylsilylethynyl)pentacene(TP):2-Decyl-7-phenyl[1]benzothieno[3,2-b][1]benzothiophene(BT):Poly styrene (PS) 블랜딩 thin film transistor (TFT)를 제작 광 흡수 센서로의 활용에 대해 탐구한다. BT의 혼합으로 인해 off current 감소와 on/off ratio 향상을 동시에 달성하였다. 특히, TP:BT:PS (1:0.25:1 w/w) 샘플은 우수한 광 흡수 특성을 보여주었고, 이를 통해 높은 성능의 광 흡수 장치 제작이 가능함을 입증했다. 다양한 혼합 비율의 결정 구조와 전기적 특성에 대한 분석을 통해 TP:BT:PS (1:0.25:1 w/w) 샘플이 최적임을 확인하였다. 이 결과는 광 흡수 장치의 발전 뿐만 아니라 혼합 organic semiconductor (OSC)의 광전자 시스템 개발에 긍정적인 기대효과를 미칠 수 있을 것이며, 이를 통해 단일 OSC 사용의 제약을 극복하고, 미세 조정된 광학 응답을 갖춘 고성능 OSC TFT를 제작하여 의료 전자소자, 산업용 전자소자 등에 응용할 수 있을 것으로 기대된다.