• 반도체디스플레이기술학회지
• /
• 제17권4호
• /
• pp.42-45
• /
• 2018

As The semiconductor decrease from 10 nanometer to 7 nanometer, It is suggested that "More than Moore" is needed to follow Moore's Law, which has been a guide for the semiconductor industry. Fan-Out Wafer Level Package(FOWLP) is considered as the key to "More than Moore" to lead the next generation in semiconductors, and the reasons are as follows. the fan-out WLP does not require a substrate, unlike conventional wire bonding and flip-chip bonding packages. As a result, the thickness of the package reduces, and the interconnection becomes shorter. It is easy to increase the number of I / Os and apply it to the multi-layered 3D package. However, FOWLP has many issues that need to be resolved in order for mass production to become feasible. One of the most critical problem is the warpage problem in a process. Due to the nature of the FOWLP structure, the RDL is wired to multiple layers. The warpage problem arises when a new RDL layer is created. It occurs because the solder ball reflow process is exposed to high temperatures for long periods of time, which may cause cracks inside the package. For this reason, we have studied warpage in the FOWLP structure using commercial simulation software through the implementation of the reflow process. Simulation was performed to reproduce the experiment of products of molding compound company. Young's modulus and poisson's ratio were found to be influenced by the order of influence of the factors affecting the distortion. We confirmed that the lower young's modulus and poisson's ratio, the lower warpage.

• 마이크로전자및패키징학회지
• /
• 제25권1호
• /
• pp.41-45
• /
• 2018

기술의 발전과 전자기기의 소형화와 함께 반도체의 크기는 점점 작아지고 있다. 이와 동시에 반도체 성능의 고도화가 진행되면서 입출력 단자의 밀도는 높아져 패키징의 어려움이 발생하였다. 이러한 문제를 해결하기 위한 방법으로 산업계에서는 팬아웃 웨이퍼 레벨 패키지(FO-WLP)에 주목하고 있다. 또한 FO-WLP는 다른 패키지 방식과 비교해 얇은 두께, 강한 열 저항 등의 장점을 가지고 있다. 하지만 현재 FO-WLP는 생산하는데 몇 가지 어려움이 있는데, 그 중 한가지가 웨이퍼의 휨(Warpage) 현상의 제어이다. 이러한 휨 변형은 서로 다른 재료의 열팽창계수, 탄성계수 등에 의해 발생하고, 이는 칩과 인터커넥트 간의 정렬 불량 등을 야기해 대량생산에 있어 제품의 신뢰성 문제를 발생시킨다. 이러한 휨 현상을 방지하기 위해서는 패키지 재료의 물성과 칩 사이즈 등의 설계 변수의 영향에 대해 이해하는 것이 매우 중요하다. 이번 논문에서는 패키지의 PMC 과정에서 칩의 두께와 EMC의 두께가 휨 현상에 미치는 영향을 유한요소해석을 통해 알아보았다. 그 결과 특정 칩과 EMC가 특정 비율로 구성되어 있을 때 가장 큰 휨 현상이 발생하는 것을 확인하였다.

• 마이크로전자및패키징학회지
• /
• 제30권1호
• /
• pp.42-48
• /
• 2023

최근 모바일, IoT, 차량 등의 많은 산업군에서 발생하는 다양한 종류의 신호 및 전력 요구가 증가함에 따라 그에 맞는 성능 향상과 소형화에 대한 요구가 높아지고 있는 상황이다. 이러한 추세에 따라 고성능의 칩이 필요해지고 이러한 칩을 패키징 할 수 있는 고급 패키지 기술의 개발 필요성이 높아지고 있는 상황이다. 이러한 상황에서 FOWLP 공정 기술은 이에 맞는 적합한 기술이며 이 공정에서의 부족한 점을 개선하기 위하여 사용되고 연구되고 있는 플라즈마 응용 기술들에 대하여 본 논문에서 알아보았으며 크게 4가지 부분으로 나누어 각 부분에서 사용되는 플라즈마 응용 기술들에 대한 소개와 연구 사례를 설명한다.

• 정보와 통신
• /
• 제28권11호
• /
• pp.24-30
• /
• 2011

본고에서는 소형 고집적 이동단말기용 패키지를 위해 구현 되고 있는 능/수동소자 내장형 패키지 기술에 대해 알아보고자 한다. 능/수동소자내장형 패키지 기술은 IC 칩과 같은 능동 소자와 저항, 커패시터, 인덕터와 같은 수동소자 부품들을 패키지 기판 내부에 내장시켜 소형화를 추구함과 더불어 칩과 수동소자간의 접속 길이를 짧게 해서 전기적 성능을 향상시키실 수 있는 패키징 기술이다. 본 원고에서는 PCB기술에 기반을 둔 embedded active device 기술과 웨이퍼 레벨 패키징 기술에 기반을 둔 fan-out embedded wafer level package 기술 동향에 대해 서술하고 그 특정들을 비교 분석하였으며 이 기술들에 대환 동향을 살펴보고자 한다.

• 한국전자파학회지:전자파기술
• /
• 제24권2호
• /
• pp.23-34
• /
• 2013

Over the past several decades in the microelectronics industry, devices have gotten smaller, thinner, and lighter, without any accompanying degradation in quality, performance, and reliability. One permanent and deniable trend in packaging as well as wafer fabrication industry is system integration. The proliferating options for system integration, recently, are driving change across the overall semiconductor industry, requiring more investment in developing, ramping and supporting new die-, wafer- and board-level solution. The trend toward 3D system integration and miniaturization in a small form factor has accelerated even more with the introduction of smartphones and tablets. In this paper, the key issues and state of the art for system integration in the packaging process are introduced, especially, focusing on ease transition to next generation packaging technologies like through silicon via (TSV), 3D wafer-level fan-out (WLFO), and chip-on-chip interconnection. In addition, effective solutions like fine pitch copper pillar and MEMS packaing of both advanced and legacy products are described with several examples.

• 마이크로전자및패키징학회지
• /
• 제30권2호
• /
• pp.52-59
• /
• 2023

팬 아웃 웨이퍼 레벨 패키지의 Cu 재배선층 적용을 위해 Ti 확산방지층과 폴리벤즈옥사졸(polybenzoxazole, PBO) 절연층 사이의 계면 신뢰성을 평가하였다. PBO 경화 온도 및 고온/고습 시간에 따라 4점 굽힘 시험으로 정량적인 계면접착에너지를 평가하였고, 박리계면을 분석하였다. 175, 200, 및 225℃의 세 가지 PBO 경화 온도에 따른 계면접착에너지는 각각 16.63, 25.95, 16.58 J/m² 로 200℃의 경화 온도에서 가장 높은 값을 보였다. 박리표면에 대한 X-선 광전자 분광분석 결과, 200℃에서 PBO 표면의 C-O 결합의 분율이 가장 높으므로, M-O-C 결합이 Ti/PBO 계면접착 기구와 연관성이 높은 것으로 판단된다. 200℃에서 경화된 시편을 85℃/85% 상대 습도에서 500시간 동안 고온/고습 처리 하는 동안 계면접착에너지는 3 .99 J/m²까지 크게 감소하였다. 이는 고온/고습 처리동안 Ti/PBO 계면으로의 지속적인 수분 침투로 인해 계면 근처 PBO의 화학결합이 약해져서 weak boundary layer를 형성하기 때문으로 판단된다.

• 한국조리학회지
• /
• 제18권3호
• /
• pp.90-107
• /
• 2012

본 연구는 전통주의 소비시장을 세분화하고 관련 산업에 시사점을 제안하고자 전통주를 음용하는 외식 소비자를 대상으로 그들의 라이프스타일과 전통주 선택속성을 측정하여 그 차이를 규명하고 전통주 선택속성 중에서 구매만족에 미치는 변수를 찾는데 있다. 조사대상은 서울의 대도시 상권에 소재한 민속주점을 이용하고 있는 20대 이상의 성인으로 하였으며, 조사기간은 2010년 8월 1일부터 9월 30일까지 수행하였다. 분석결과, 전통주와 관련된 외식소비자의 라이프스타일은 사회형, 마니아형, 지식추구형, 문외형으로 분류되었고, 전통주 라이프스타일에 따른 소비자 그룹은 군집분석에 의해 전문가, 애호가, 초보자, 무관심자로 구분되었다. 그리고 전통주 선택속성은 전통주의 특성요인, 맛과 향요인, 대중성요인, 조화요인, 관심 요인 등 총 6개 요인으로 나타났다. 검증결과, 외식소비자의 라이프스타일과 분류된 소비자의 그룹 간에는 유의한 차이가 있는 것으로 조사되었고, 전통주 선택속성과의 차이점에도 유의한 것으로 나타났으며 소비자의 그룹에 따른 전통주에 대한 선택속성에도 유의한 차이가 있는 것으로 조사되었다. 마지막으로 전통주 선택속성은 구매만족에 부분적으로 영향관계에 있는 것으로 조사되었으며, 이중 맛과 향, 대중성이 긍정적인 정(+)의 관계에 있는 것으로 나타났다.