• 한국통신학회논문지
• /
• 제33권12A호
• /
• pp.1172-1176
• /
• 2008

본 논문에서는 상용 DSP를 기반으로 하여 SDR용 스마트 안테나 시스템의 듀얼 모드 채널 카드를 구현하였다. SDR(Software Define Radio) 기술은 공통된 하드웨어 플랫폼에 소프트웨어를 다운로드하여 사용자가 원하는 모드로 재구성이 가능하게 하는 기술이다. 채널 카드는 고속 데이터 전송을 위한 차세대 이동통신 방식인 WiBro(Wireless Broadband)와 HSDPA(High Speed Downlink Packet Access) 통신 모드를 지원하며, 스마트 안테나 기술이 적용된 듀얼 모드 기지국 시스템의 핵심인 모뎀 카드로 사용된다. 본 논문에서는 WiBro 시스템과 HSDPA 시스템으로 구현된 채널 카드의 구조를 설명하고, 구현된 채널 카드의 성능 검증을 위해 상용 통신 규격인 WiBro와 HSDPA시스템에서의 성능을 알아본다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.113-114
• /
• 2006

In this paper, dual-gate mixer has been designed and optimized to have variable conversion gain for WiBro and WLAN applications and to save power. With the LO power of 0dBm and RF power of -50dBm, the mixer shows 15dB conversion gain. When RF power increases from -50dBm to -20dBm, the conversion gain decreases to -2dB with bias change. The variable conversion gain can reduce the high dynamic range requirement of AGC burden at IF stage. Also, it can save the dc power dissipation of mixer up to 90%.

• 한국항행학회논문지
• /
• 제13권3호
• /
• pp.358-364
• /
• 2009

본 논문에서는 설계된 전력증폭기에서 가변 바이어스 기법을 이용하면 전력부가효율을 증가시킬 수 있다는 것을 보였다. 서로 다른 출력전력을 갖는 이중 모우드에서 높은 효율을 얻기 위하여 가변 바이어스 기법을 이용하고 바이어스 변화에 따른 영향을 시뮬레이션 하였다. 게이트 전압을 고정하고 드레인 바이어스를 시뮬레이션으로 최적값을 구하여 이를 변화하여 전력증폭기의 효율을 향상시킬 수 있었다. 또한 전력증폭기의 비선형 특성을 분석하고 디지털 사전왜곡 기법을 이용하여 이중 대역 증폭기의 송신기의 ACPR 특성을 최대 10dB 개선되었다.

• 전기전자학회논문지
• /
• 제19권2호
• /
• pp.265-270
• /
• 2015

본 논문에서는 높은 홀딩 전압을 갖는 SCR(silicon-controlled rectifier)기반 양 방향성 ESD 보호회로를 제안하였다. 일반적인 ESD 보호회로와 달리 양방향의 ESD Stress mode의 방전경로를 제공하며 높은 홀딩전압으로 latch-up면역 특성을 갖어 효과적인 ESD보호를 제공한다. 또한, 높은 홀딩전압을 위한 설계변수인 Gate Length와 N+bridge Length의 길이 변화에 따른 시뮬레이션을 Synopsys사의 TCAD 시뮬레이터를 사용하여 확인 하였다. 시뮬레이션 결과 2.1V에서 6.5V까지 홀딩 전압의 증가로 latch-up 면역 특성을 개선 하였으며, 기존 SCR보다 6.5V의 낮은 트리거 전압특성을 갖고 있어 제안된 ESD 보호 회로는 5V 이상의 공급전압을 갖는 application에 적용 가능하다.

• 한국통신학회논문지
• /
• 제21권4호
• /
• pp.1059-1067
• /
• 1996

A 128/129 dual-modulus prescalar IC is designed for application to frequency synthesizers in high frequency communication systems. The FET logic used in this design is SCFL(Source Coupled FET Logic), employing depletion-mode 1.mu.m gate length GaAs MESFETs with the threshold voltage of -1.5V. This circuit consists of 8 flip-flops, 3 OR gates, 2 NOR gates, a modulus control buffer and I/O buffers, which are integrated with about 440 GaAs MESFETs on dimensions of 1.8mm. For $V_{DD}$ and $V_{SS}$ power supply voltages 5V and -3.3V Commonly used in TTL and ECL circuits are determined, respectively. The simulation results taking into account the threshold voltage variation of .+-.0.2V and the power supply variation of .+-.1V demonstrate that the designed prescalar can operate up to 2GHz. This prescalar is fabricated using the ETRI MMIC foundary process and the measured maximum operating frquency is 621MHz.

• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.966-974
• /
• 2019

본 연구에서는 저전력 영역에서의 효율을 개선하기 위해 바이패스 구조를 갖춘 2.4GHz CMOS 전력 증폭기를 제안한다. 바이패스 구조를 설계하기 위해, 구동 증폭단의 공통 게이트 트랜지스터를 두 개로 분할하였다. 공통 게이트 트랜지스터 중 하나는 고출력 전력 모드를 위한 전력단을 구동하도록 설계된다. 다른 공통 게이트 트랜지스터는 저출력 전력 모드를 위해 전력단을 바이 패스하도록 설계하였다. 측정 된 최대 출력은 20.35 dBm이며 효율은 12.10 %이다. 11.52 dBm의 측정 된 출력에서 효율은 전력증폭단을 바이 패스함으로써 1.90 %에서 7.00 %로 향상됨을 확인하였다. 측정 결과를 바탕으로 제안 된 바이 패스 구조의 타당성을 성공적으로 검증 하였다.

• 한국통신학회논문지
• /
• 제33권4A호
• /
• pp.387-393
• /
• 2008

본 논문에서는 TDD HSDPA(Time Division Duplex High Speed Downlink Packet Access)와 WiBro(Wireless Broadband Portable Internet) 와 같은 이동통신 규격을 지원하는 SDR(Software Defined Radio) 단말 모뎀 플랫폼을 제안한다. 제안하는 SDR 플랫폼은 DSP, FPGA, 마이크로프로세서 등 프로그래밍 가능한 소자들을 채용하여 HSDPA와 WiBro와 같은 기능을 담당하는 프로그램 등이 하드웨어 플랫폼 상에 다운로드 가능하도록 하였다. 제안하는 플랫폼은 이동통신네트워크의 멀티모드 단말시스템을 위한 물리계층 규격의 기능검증 등에 사용될 수 있다. 본 논문은 먼저 HSDPA와 WiBro 시스템의 물리계층 수신구조를 설명하고, 제안하는 SDR 플랫폼의 하드웨어 구현 방법과 각 모드에 요구되는 기능과 구현한 하드웨어 플랫폼 상에서의 최적화된 신호 흐름의 설계방법을 제시한다. 마지막으로 테스트신호를 이용한 루프백(loopback) 테스트를 통하여 제안한 SDR 플랫폼 상에 동작하는 각 모드 별 링크 성능을 보여준다. 제시된 실험 성능은 컴퓨터 시뮬레이션 성능과 비교하였다.

• ETRI Journal
• /
• 제42권5호
• /
• pp.773-780
• /
• 2020

A 40 nm complementary metal oxide semiconductor carrier-aggregated drive amplifier with high linearity is presented for sub-GHz Internet of Things applications. The proposed drive amplifier consists of two high linear amplifiers, which are composed of five differential cascode cells. Carrier aggregation can be achieved by switching on both the driver amplifiers simultaneously and combining the two independent signals in the current mode. The common gate bias of the cascode cells is selected to maximize the output 1 dB compression point (P1dB) to support high-linear wideband applications, and is used for the local supply voltage of digital circuitry for gain control. The proposed circuit achieved an output P1dB of 10.7 dBm with over 22.8 dBm of output 3rd-order intercept point up to 0.9 GHz and demonstrated a 55 dBc adjacent channel leakage ratio (ACLR) for the 802.11af with -5 dBm channel power. To the best of our knowledge, this is the first demonstration of the wideband carrier-aggregated drive amplifier that achieves the highest ACLR performance.

• 한국광학회지
• /
• 제24권5호
• /
• pp.262-270
• /
• 2013

본 논문에서는 블록암호화의 CBC(Cipher Block Chaining) 방식을 광학적인 XOR 연산을 이용하여 새로운 변형된 CBC 암호화 및 복호화 시스템을 제안한다. 제안한 방법은 광학적 XOR 연산의 병렬 처리를 위해 이중 인코딩 방법과 자유 공간 연결 광논리 게이트 방법을 사용한다. 또한 제안된 XOR 연산 기반의 CBC 암호화 방식의 광학적 구성도를 공학적으로 실제 제작 구현 가능한 광 모듈 형태의 광 암호화/복호화 장치로 제안한다. 제안된 방법은 기존의 CBC 방식을 광학적으로 구현했기 때문에 기존의 전자적인 CBC 방식의 장점과 광학적인 고속성과 병렬 처리의 특성으로 인해 많은 정보를 빠른 속도로 암호화 및 복호화가 가능하다. 또한, 광 병렬 처리의 특성상 데이터가 2차원으로 배열되어 데이타 크기가 증가된 평문 데이터와 암호키를 사용함으로써 기존의 전자적 CBC 방식보다도 한층 더 암호 강도가 강력해진 암호화 시스템을 제공한다. 컴퓨터 시뮬레이션 결과는 제안한 기법이 CBC 모드의 암호화 및 복호화 과정에 효율적임을 보여준다. 한편 제안된 방식은 CBC 방식 외에 ECB(Electronic Code Book) 방식과 CFB(Cipher Feedback Block) 방식에도 적용할 수 있다.

• 한국안전학회지
• /
• 제36권2호
• /
• pp.10-17
• /
• 2021

This paper presents the robust design of each component used in the development of an induction bolt heating system for dismantling the high-temperature high-pressure casing heating bolts of turbines in power plants. The induction bolt heating system comprises seven assemblies, namely AC breaker, AC filter, inverter, transformer, work coil, cable, and CT/PT. For each of these assemblies, the various failure modes are identified by the failure mode and effects analysis (FMEA) method, and the causes and effects of these failure modes are presented. In addition, the risk priority numbers are deduced for the individual parts. To ensure robust design, the insulated-gate bipolar transistor (IGBT), switched-mode power supply (SMPS), C/T (adjusting current), capacitor, and coupling are selected. The IGBT is changed to a field-effect transistor (FET) to enhance the voltage applied to the induction heating system, and a dual-safety device is added to the SMPS. For C/T (adjusting current), the turns ratio is adjusted to ensure an appropriate amount of induced current. The capacitor is replaced by a product with heat resistance and durability; further, coupling with a water-resistant structure is improved such that the connecting parts are not easily destroyed. The ground connection is chosen for management priority.